本文接著上次的Why用超級結MOSFET時柵極會振蕩？如何解決

？ 來繼續為大家講解如何調整PCB布局以降低超級結MOSFET輻射。

最大限度降低器件和印刷電路板(PCB)的寄生電感和電容是重要的設計考慮因素，可減少不希望的噪聲。要在不同應用中驅動快速開關超級結MOSFET，必須對器件寄生效應影響和PCB布局寄生效應影響都了解。設計適合快速開關超級結MOSFET的柵極驅動電路時有許多因素需考慮。關於最大限度減少不必要的噪聲有幾項主要準則。

在某些情況下，比如輸入電壓瞬變或短路

，MOSFET所承受的高di/dt和dv/dt可能會導致開關特性異常或器件損壞。圖1顯示的是關斷瞬態期間PFC電路中超級結MOSFETdezhendangboxing。qijianhedianlubanzhongdejishengyuanjianhaowuyiwenshiyinqibubiyaozhendanghezaoshengdezhuyaoyuanyin。zaizhezhongqingkuangxia，zengdazhajidianzunenggouyizhifengzhilouyuanjidianyabingfangzhiyouchaojijieMOSFET的引腳電感和寄生電容引起的柵極振蕩。而且還能在導通和關斷期間減緩電壓上升速率(dv/dt)和電流上升速率(di/dt)。不利的是，額外的外部柵極電阻也會影響MOSFET中的開關損耗。隨著工作開關頻率增大，控製開關損耗就很重要了，因為器件必須達到目標應用所要求的最高效率。

圖1：使用超級結MOSFET的PFC電路的劇烈振蕩波形

[page]
避免振蕩的另一種重要方法是最大限度降低器件和電路板的電感。正確配置柵極驅動電路對於操作MOSFET的同時最大限度減少不必要噪聲非常重要。有兩種柵極驅動器可以考慮。(a)柵極驅動電路最適合快速可變導通和關斷。盡管實施起來更為簡單，但快速關斷瞬態和較大的柵極關斷環路仍可形成高di/dt，造成源極電感上的高壓降(Ldi/dt)會引起柵極振蕩。從而帶來一些副作用
，比如出現電壓/電流尖峰或EMI性能惡化。另一種快速導通和快速關斷的柵極驅動電路是(b)PNP晶體管關斷柵極驅動電路。該更為有效的配置可最大限度降低較小柵極驅動環路中的源極電感，而且仍能實現快速關斷。

圖2：柵極驅動電路和布局

要實現平衡，重要的是要具有優化的柵極驅動電路
，因為功率MOSFET是柵極控製型器件。下列建議對於實現高效率（無電壓尖峰）和低電磁幹擾（因快速開關MOSFET產生）非常重要。

快速超級結MOSFET的布局準則概要

●要實現超級結MOSFET的最佳性能，需要優化的布局

●柵極驅動器和Rg必須盡可能地靠近MOSFET柵極引腳。

●將電源GND 和柵極驅動器GND分開。

●最大限度降低PCB上的寄生電容Cgd和源極電感。

●對於並聯超級結MOSFET，必須采用對稱布局。

●通過增大Rg或使用鐵氧體磁珠減緩dv/dt和di/dt

相關閱讀：

如何調整PCB布局
？降低超級結MOSFET輻射、提高效率
http://0-fzl.cn/emc-art/80022686
Why用超級結MOSFET時柵極會振蕩？如何解決
？
http://0-fzl.cn/emc-art/80022700