【導讀】人(ren)們(men)對(dui)電(dian)池(chi)供(gong)電(dian)的(de)便(bian)攜(xie)式(shi)小(xiao)工(gong)具(ju)和(he)器(qi)件(jian)的(de)需(xu)求(qiu)量(liang)大(da)增(zeng)，數(shu)字(zi)電(dian)路(lu)的(de)能(neng)耗(hao)成(cheng)為(wei)一(yi)個(ge)重(zhong)要(yao)的(de)關(guan)注(zhu)點(dian)。計(ji)算(suan)和(he)處(chu)理(li)變(bian)得(de)越(yue)來(lai)越(yue)複(fu)雜(za)，需(xu)要(yao)速(su)度(du)更(geng)快(kuai)的(de)器(qi)件(jian)，例(li)如(ru)現(xian)場(chang)可(ke)編(bian)程(cheng)門(men)陣(zhen)列(lie)(FPGA)和其他處理芯片。複雜的處理需要更高的功率
，這反過來又會導致高速運行的芯片發熱。如圖1所示


，器件尺寸的工藝技術正微縮至納米級別，為了優化器件的處理速度並延長使用壽命，必須相應地降低其工作電壓3。

摘要

技術發展日新月異，為應對功耗和散熱挑戰
，改善應用性能
，FPGA、處理器
、DSP和ASIC等deng數shu字zi計ji算suan器qi件jian的de內nei核he電dian壓ya逐zhu漸jian降jiang低di。同tong時shi，這zhe也ye導dao致zhi內nei核he電dian源yuan容rong差cha變bian得de更geng小xiao，工gong作zuo電dian壓ya範fan圍wei變bian窄zhai。大da多duo數shu開kai關guan穩wen壓ya器qi並bing非fei完wan美mei無wu缺que，但dan內nei核he電dian壓ya降jiang低di的de趨qu勢shi要yao求qiu電dian源yuan供gong應ying必bi須xu非fei常chang精jing確que，以yi確que保bao電dian路lu正zheng常chang運yun行xing1。窗口電壓監控器有助於確保器件在適當的內核電壓水平下運行，但閾值精度是使可用電源窗口最大化的重要因素2。

benwentaolunruheliyonggaojingduchuangkoudianyajiankongqilaishidianyuanshuchuzuidahua。tongguogaishanqijianneihedianyadekeyongdianyuanchuangkou
，quebaoqijianzaiyouxiaodegongzuodianyuanfanweineiyunxing。

簡介

人(ren)們(men)對(dui)電(dian)池(chi)供(gong)電(dian)的(de)便(bian)攜(xie)式(shi)小(xiao)工(gong)具(ju)和(he)器(qi)件(jian)的(de)需(xu)求(qiu)量(liang)大(da)增(zeng)，數(shu)字(zi)電(dian)路(lu)的(de)能(neng)耗(hao)成(cheng)為(wei)一(yi)個(ge)重(zhong)要(yao)的(de)關(guan)注(zhu)點(dian)。計(ji)算(suan)和(he)處(chu)理(li)變(bian)得(de)越(yue)來(lai)越(yue)複(fu)雜(za)
，需(xu)要(yao)速(su)度(du)更(geng)快(kuai)的(de)器(qi)件(jian)，例(li)如(ru)現(xian)場(chang)可(ke)編(bian)程(cheng)門(men)陣(zhen)列(lie)(FPGA)和其他處理芯片。複雜的處理需要更高的功率，這反過來又會導致高速運行的芯片發熱。如圖1所示，器件尺寸的工藝技術正微縮至納米級別
，為了優化器件的處理速度並延長使用壽命，必須相應地降低其工作電壓3。 

技(ji)術(shu)工(gong)藝(yi)優(you)化(hua)趨(qu)勢(shi)使(shi)得(de)市(shi)場(chang)對(dui)高(gao)精(jing)度(du)電(dian)源(yuan)的(de)需(xu)求(qiu)變(bian)得(de)越(yue)來(lai)越(yue)迫(po)切(qie)。如(ru)果(guo)忽(hu)視(shi)電(dian)源(yuan)的(de)實(shi)際(ji)性(xing)能(neng)，就(jiu)可(ke)能(neng)給(gei)係(xi)統(tong)性(xing)能(neng)帶(dai)來(lai)風(feng)險(xian)。大(da)多(duo)數(shu)穩(wen)壓(ya)器(qi)都(dou)不(bu)夠(gou)精(jing)準(zhun)
，如(ru)果(guo)內(nei)核(he)電(dian)壓(ya)低(di)於(yu)工(gong)作(zuo)要(yao)求(qiu)電(dian)壓(ya)，處(chu)理(li)器(qi)件(jian)（如FPGA）可能會因錯誤而發生故障。在連續操作情況下，如果內核電壓漂移到最大工作要求電壓以上


，FPGA可能會被損壞，邏輯中可能產生保持時間故障。這些風險可能與負載條件
、工作溫度和設備老化有關1。雖然本文中的大多數示例提到了FPGA，但同樣的原理也適用於其他計算和處理器件。

圖1.隨著技術工藝的進步
，集成電路的電源電壓越來越低3

應對容差

設she計ji和he監jian控kong計ji算suan與yu處chu理li芯xin片pian所suo用yong的de電dian源yuan時shi，需xu要yao特te別bie關guan注zhu容rong差cha問wen題ti，因yin為wei從cong不bu同tong角jiao度du來lai看kan的de話hua，容rong差cha的de處chu理li方fang式shi可ke能neng有you所suo不bu同tong。在zai本ben文wen的de討tao論lun中zhong，我wo們men在zai以yi下xia章zhang節jie定ding義yi每mei種zhong容rong差cha。
 
內核電壓容差

內核電壓容差是計算器件內核電源規格。表1以Altera Arria 10 FPGA為例
，顯示了其內核電壓規格。最小值和最大值範圍相對於標稱值有±3.3％的de容rong差cha。以yi低di於yu標biao準zhun最zui小xiao值zhi或huo高gao於yu最zui大da值zhi的de電dian壓ya操cao作zuo此ci器qi件jian將jiang會hui導dao致zhi性xing能neng問wen題ti。為wei了le實shi現xian最zui佳jia性xing能neng和he低di功gong耗hao運yun行xing

，須xu遵zun循xun更geng嚴yan格ge的de容rong差cha規gui定ding。

表1.Altera Arria 10內核電壓規格

電源容差

dianyuanrongchashidianyuandeshuchupianchahuoshuchuwenyaxingneng。yaohuodeyangededianyuanrongcha，xuyaoyouzhuanjiajingxinsheji。raner
，dianyuanrongchakenenghuishoudaoyuanqijianlaohuadengwaibuyinsudeyingxiang
，suishijianfashengbianhua。zaiyingyongzhong，cidianyuanrongchayingzaineihedianyarongchafanweinei。dianyuanshuchuderenhecaozuodoukenenggeichulihejisuanqijian（如FPGA）帶來問題。具有一定標稱容差的穩壓器
，其實際輸出電壓未必恰好是穩壓規格的中間值
，而是在穩壓範圍以內。原因可能包括：反饋環路中使用的電阻標準值本身存在一定的容差，進而帶來了直流誤差；基準電壓的穩健性；以及反饋環路補償的優化。假設一個FPGA的內核電壓由開關穩壓器供應。該開關轉換器的標稱容差為±2%

，運行時可能處於4%窗口內的任何位置。例如可能低於標稱值，但仍在-2%以內，進而導致FPGA存在時序風險。或者可能接近+2%的上限，這仍然可以滿足FPGA要求，但不是最佳運行條件，會浪費大量電力1。如果不進行監控，器件最終可能會在建議的電壓水平之外運行，這可能導致更嚴重的問題，必須避免這種情況的發生。

窗口電源監控器容差

窗口電源監控器容差（或稱容差窗口）以相對於標稱值的百分比設置欠壓(UV)和過壓(OV)閾值。對於標稱電壓值為1 V
、容差窗口為±3%的窗口電壓監控器，UV閾值設置為1 V × 0.97，OV閾值設置為1 V × 1.03。然而，這些閾值（UV和OV）本身也有容差，稱為閾值精度。

使用窗口電壓監控器

窗口電壓監控器通過設置UV和OVyuzhilaiquebaoqijianzaiqiedingdianyafanweineiyunxing。ruguodianyuandianyachaochuzhexieshedingdexianzhi，tahuifachufuweishuchuxinhao，youzhuyufangzhixitongchucuo，baohudianziqijianmianshousunhuai。tu2中的時序圖顯示了當監測到的電壓低於UV閾值或超過OV閾值時如何提供複位輸出。窗口電壓監控器有多種架構方案
，可以用來設置UV和OV閾值
，並根據實際需要選擇工作容差
，從而達到最佳運行狀態2。

圖2.時序圖，顯示了UV和OV情況下的複位輸出

然而
，選擇窗口監控器並采用最佳使用方式並不容易。適當的容差窗口需要從眾多可用方案中仔細挑選。此外


，UV和OV的複位閾值本身也有精度規格。閾值精度通常以百分比表示實際閾值與計算閾值或目標複位閾值的一致程度，它由集成電路(IC)設計中的電阻分壓器和帶隙電路決定4。基準電壓和電阻越穩健，所能達到的精度就越高。圖3為窗口電壓監控器的容差窗口和閾值精度。UV和OV的實際閾值分別為UV_TH和OV_TH，它們可以在最小值和最大值的精度規格範圍內變化。

圖3.欠壓和過壓閾值變化及其精度規格

電源性能預算通常在係統設計期間確定。對於容差或工作規格為±3％的FPGA內核電壓，可以將±1％分配給電源直流穩壓誤差，±1％分配給輸出紋波電壓，另外±1%分配給瞬態響應。如果使用精度較差的電源，其穩壓誤差有±2%
，nameliugeishunbianxiangyingdeyuliangjiuhuigengshao。dangzhijiegongdianshi

，shuntaixiangyingyuliangbuzukenengdaozhishuntaidianyachaochuneihedianyaguigechuangkou，congertigaoqijianfashengguzhangdefengxian。dangfashengzhezhongqingkuangshi，keyiliyongchuangkoudianyajiankongqijiangFPGA安全地置於複位模式，從而避免出錯。

選擇合適的容差窗口

shiyongchuangkoudianyajiankongqidechangjiankunnanshiruheshezhihexuanzeshidangderongchachuangkou。yonghuqingxiangyuxuanzerongchayuneihedianyayaoqiuxiangtongdechuangkoudianyajiankongqi。liru，duiyurongchawei±3%的內核電壓要求
，可使用容差窗口為±3%的窗口電壓監控器。受閾值精度影響
，選擇與FPGA內核電壓工作要求相同的容差時

，在最大過壓閾值OV_TH（最大值）和最小欠壓閾值UV_TH（最小值）附近的任何電壓值都可能會觸發複位輸出
，從而導致係統出現故障。在圖4a中(zhong)，若(ruo)不(bu)考(kao)慮(lv)閾(yu)值(zhi)精(jing)度(du)，受(shou)監(jian)控(kong)的(de)電(dian)源(yuan)可(ke)能(neng)會(hui)超(chao)出(chu)內(nei)核(he)電(dian)壓(ya)容(rong)差(cha)範(fan)圍(wei)
，且(qie)在(zai)其(qi)可(ke)能(neng)的(de)實(shi)際(ji)工(gong)作(zuo)閾(yu)值(zhi)下(xia)
，電(dian)源(yuan)監(jian)控(kong)器(qi)可(ke)能(neng)無(wu)法(fa)檢(jian)測(ce)到(dao)異(yi)常(chang)情(qing)況(kuang)。這(zhe)個(ge)超(chao)出(chu)±3%的電源將供電給微處理器的內核，因此需要選擇更合適的容差窗口。為了避免此類情況的風險
，OV_TH（最大值）和UV_TH（最小值）應設置在內核電壓的±3%容差要求範圍內。然而，由於需要保證精度，可用電源窗口的一部分會被占用，導致電源工作窗口變小

，如圖4b所示。

圖4.窗口電壓監控器容差設置：(a)與內核電壓容差相同；(b)在內核電壓容差範圍內。

圖5.允許的電源窗口和複位響應：(a)低閾值精度；(b)高閾值精度。

圖6.有效工作電源窗口：(a) ±1.5％閾值精度；(b) ±0.3％閾值精度。

閾值精度的影響

考慮使用兩個閾值精度不同的窗口電壓監控器來監控同一內核電壓電源。精度較高的監控器的實際UV和OV閾值相對於預期UV和OV閾值的偏差，比精度較低的監控器要小。從圖5a可以看出

，較低的閾值精度會導致電源窗口變窄
，因為當內核電源電壓處於UV和OV監控範圍內的任何位置時，複位輸出信號都會被觸發。在電源精度低、穩(wen)壓(ya)效(xiao)果(guo)差(cha)的(de)應(ying)用(yong)中(zhong)，這(zhe)可(ke)能(neng)導(dao)致(zhi)係(xi)統(tong)變(bian)得(de)更(geng)加(jia)敏(min)感(gan)，容(rong)易(yi)發(fa)生(sheng)振(zhen)蕩(dang)。相(xiang)反(fan)
，高(gao)閾(yu)值(zhi)精(jing)度(du)會(hui)拓(tuo)寬(kuan)可(ke)用(yong)電(dian)源(yuan)窗(chuang)口(kou)
，確(que)保(bao)電(dian)源(yuan)穩(wen)定(ding)工(gong)作(zuo)，從(cong)而(er)提(ti)升(sheng)係(xi)統(tong)性(xing)能(neng)

，如(ru)圖(tu)5b所示。

圖7.窗口電源監控器MAX16193的典型應用電路，該器件在整個溫度範圍內都具有非常高的閾值精度，能夠監控MCU的內核和輸入/輸出電源電壓。

圖6顯示了一個例子
，使用兩個閾值精度不同的窗口電壓監控器監控±5%容差規格的2.5 V內核電壓。本例中使用的容差窗口並非實際產品提供的選項
，而是為了說明閾值精度而選定的。對於圖6a和6b，所用的窗口電壓監控器的閾值精度分別為±1.5%和±0.3%。使用±1.5%的閾值精度時
，避免在圖6a所示的故障區域內運行的最佳容差窗口為±3.5%，因此電源工作窗口為100 mV。使用±0.3%的閾值精度時，令電源輸出最大化的最佳容差窗口為±4.7%
，且不存在任何故障風險。設置這些值將提供220 mV的電源工作窗口。精度上的這種差異使工作電源窗口擴大了一倍以上，從而有效提高了電源性能。

上述計算是通過Window Voltage Monitor Calculator完(wan)成(cheng)的(de)，該(gai)工(gong)具(ju)有(you)助(zhu)於(yu)輕(qing)鬆(song)理(li)解(jie)和(he)可(ke)視(shi)化(hua)窗(chuang)口(kou)電(dian)壓(ya)監(jian)控(kong)器(qi)中(zhong)的(de)不(bu)同(tong)參(can)數(shu)。用(yong)戶(hu)還(hai)可(ke)以(yi)檢(jian)查(zha)器(qi)件(jian)規(gui)格(ge)是(shi)否(fou)符(fu)合(he)設(she)計(ji)要(yao)求(qiu)，例(li)如(ru)電(dian)源(yuan)工(gong)作(zuo)窗(chuang)口(kou)。此(ci)工(gong)具(ju)可(ke)以(yi)從(cong)以(yi)下(xia)產(chan)品(pin)頁(ye)麵(mian)下(xia)載(zai)：MAX16138、MAX16191
、MAX16193、MAX16132/MAX16133/MAX16134/MAX16135、MAX16137。

為應對越來越低的內核電壓要求，窗口電壓監控器的架構和性能不斷改進，目前的閾值精度達±1.5％至±0.3％。為了提升精度，可以使用經工廠微調的標稱監控電壓和容差窗口的窗口電壓監控器2,5。MAX16193是一款精度為±0.3%的雙通道監控電路。截至2024年，該器件是在不同溫度下閾值精度最高的窗口電壓監控器。可提供各種經工廠微調的容差窗口（±2％到±5％）
，以適應工業和汽車應用的不同電源電壓和容差要求。在圖7所示的典型應用電路中
，輸入通道1 (IN1)以±0.3%的精度監控0.6 V至0.9 V閾值範圍內的低內核電壓軌
，而輸入通道2 (IN2)則以±0.3%的精度監控0.9 V至3.3 V閾值範圍內的較高係統電源軌。

MAX16193的閾值精度在整個工作溫度範圍（-40℃至+125℃）內均保持穩定。圖8a和圖8b表明，對於IN1和IN2兩liang個ge輸shu入ru，該gai器qi件jian的de高gao閾yu值zhi精jing度du在zai不bu同tong溫wen度du下xia均jun表biao現xian出chu色se。與yu其qi他ta電dian壓ya監jian控kong器qi僅jin在zai特te定ding範fan圍wei內nei表biao現xian出chu最zui優you性xing能neng不bu同tong，該gai器qi件jian在zai從cong最zui低di到dao最zui高gao工gong作zuo溫wen度du的de整zheng個ge範fan圍wei內nei都dou能neng保bao證zheng高gao精jing度du。

圖8.(a) IN1和(b) IN2的UV和OV閾值精度隨溫度的變化曲線

結論

為了跟上速度、功(gong)耗(hao)優(you)化(hua)的(de)需(xu)求(qiu)以(yi)及(ji)工(gong)藝(yi)技(ji)術(shu)發(fa)展(zhan)的(de)步(bu)伐(fa)，器(qi)件(jian)的(de)內(nei)核(he)電(dian)壓(ya)越(yue)來(lai)越(yue)低(di)，容(rong)差(cha)越(yue)來(lai)越(yue)嚴(yan)格(ge)。窗(chuang)口(kou)電(dian)壓(ya)監(jian)控(kong)器(qi)有(you)助(zhu)於(yu)防(fang)止(zhi)這(zhe)些(xie)器(qi)件(jian)出(chu)現(xian)嚴(yan)重(zhong)問(wen)題(ti)。然(ran)而(er)
，閾(yu)值(zhi)精(jing)度(du)對(dui)於(yu)確(que)保(bao)器(qi)件(jian)在(zai)規(gui)格(ge)窗(chuang)口(kou)內(nei)正(zheng)常(chang)運(yun)行(xing)起(qi)著(zhe)重(zhong)要(yao)作(zuo)用(yong)。窗(chuang)口(kou)電(dian)壓(ya)監(jian)控(kong)器(qi)的(de)高(gao)閾(yu)值(zhi)精(jing)度(du)有(you)助(zhu)於(yu)改(gai)善(shan)工(gong)作(zuo)電(dian)源(yuan)窗(chuang)口(kou)

，從(cong)而(er)有(you)效(xiao)提(ti)高(gao)電(dian)源(yuan)性(xing)能(neng)，防(fang)止(zhi)不(bu)必(bi)要(yao)的(de)頻(pin)繁(fan)複(fu)位(wei)和(he)係(xi)統(tong)振(zhen)蕩(dang)。

參考文獻

1 Nathan Enger。“Care and Feeding of FPGA Power Supplies: A How and Why Guide to Success”。《模擬對話》，第52卷第11期，2018年11月。
2 Camille Bianca Gomez和Noel Tenorio。“Optimize Your System Design with the Right Window Voltage Supervisor”。《模擬對話》，第58卷第3期，2024年9月。
3 Mohammed Mahaboob Basha、Kota Venkata Ramanaiah和Palakolanu Ramana Reddy。“Design of Near Threshold 10T-Full Subtractor Circuit for Energy Efficient Signal Processing Applications”。International Journal of Image, Graphics and Signal Processing

，2017年12月
4 Noel Tenorio。“How Voltage Supervisors Address Power Supply Noise and Glitches”。《模擬對話》，第57卷第4期
，2023年11月。
5“電壓監控器和電源監控器產品聚焦”。ADI公司。
6“讓產品正常運行——微處理器電源監控器以小封裝提供強大保障”。ADI公司
，2001年11月。
7 Pinkesh Sachdev。“FPGA電源係統管理設計筆記”。ADI公司
，2020年3月。
8 Caroline Hayes。“Designing Supply Voltage Supervision for Multirail Boards”。Electronic Specifier，2015年10月。

（來源：ADI公司，作者: Noel Tenorio，產品應用經理
，Camille Bianca Gomez，產品應用工程師）

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

消費電子產業蓬勃發展，CITE 2025展現無限潛力

【明天見】IIC Shanghai 2025：同期峰會論壇展商名單全攻略

學子專區論壇 - ADALM2000實驗：可變增益放大器

【車內消費類接口測試】泰克助力MIPI總線技術的測試與多場景應用

低成本變頻技術賦能洗碗機 BLDC電機能效提升30%的解決方案