【導讀】混合集成電路（Hybrid Integrated Circuit）是由半導體集成工藝與厚（薄）膜mo工gong藝yi結jie合he而er製zhi成cheng的de集ji成cheng電dian路lu。混hun合he集ji成cheng電dian路lu是shi在zai基ji片pian上shang用yong成cheng膜mo方fang法fa製zhi作zuo厚hou膜mo或huo薄bo膜mo元yuan件jian及ji其qi互hu連lian線xian，並bing在zai同tong一yi基ji片pian上shang將jiang分fen立li的de半ban導dao體ti芯xin片pian、單片集成電路或微型元件混合組裝，再外加封裝而成。具有組裝密度大、可靠性高、電性能好等特點。

混合集成電路（Hybrid Integrated Circuit）是由半導體集成工藝與厚（薄）膜mo工gong藝yi結jie合he而er製zhi成cheng的de集ji成cheng電dian路lu。混hun合he集ji成cheng電dian路lu是shi在zai基ji片pian上shang用yong成cheng膜mo方fang法fa製zhi作zuo厚hou膜mo或huo薄bo膜mo元yuan件jian及ji其qi互hu連lian線xian，並bing在zai同tong一yi基ji片pian上shang將jiang分fen立li的de半ban導dao體ti芯xin片pian、單片集成電路或微型元件混合組裝，再外加封裝而成。具有組裝密度大
、可靠性高、電性能好等特點。

隨著電路板尺寸變小
、buxianmidujiadayijigongzuopinlvdebuduantigao，dianluzhongdedianciganraoxianxiangyeyuelaiyuetuchu，diancijianrongwentiyejiuchengweiyigedianzixitongnengfouzhengchanggongzuodeguanjian。dianlubandediancijianrongshejichengweixitongshejideguanjian。

2電磁兼容原理

電dian磁ci兼jian容rong是shi指zhi電dian子zi設she備bei和he電dian源yuan在zai一yi定ding的de電dian磁ci幹gan擾rao環huan境jing下xia正zheng常chang可ke靠kao工gong作zuo的de能neng力li，同tong時shi也ye是shi電dian子zi設she備bei和he電dian源yuan限xian製zhi自zi身shen產chan生sheng電dian磁ci幹gan擾rao和he避bi免mian幹gan擾rao周zhou圍wei其qi它ta電dian子zi設she備bei的de能neng力li。

任何一個電磁幹擾的發生必須具備三個基本條件：首先要具備幹擾源，也就是產生有害電磁場的裝置或設備;其次是要具有傳播幹擾的途徑，通常認為有兩種方式：傳導耦合方式和輻射耦合方式，第三是要有易受幹擾的敏感設備。

因此，解決電磁兼容性問題應針對電磁幹擾的三要素，逐一進行解決：減小幹擾發生元件的幹擾強度;切斷幹擾的傳播途徑;降低係統對幹擾的敏感程度。

混合集成電路設計中存在的電磁幹擾有：傳導幹擾、串音幹擾以及輻射幹擾。

在解決EMI問題時，首先應確定發射源的耦合途徑是傳導的、fushede，haishichuanyin。ruguoyigegaofududeshunbiandianliuhuokuaisushangshengdedianyachuxianzaikaojinzaiyouxinhaodedaotifujin，dianciganraodewentizhuyaoshichuanyin。ruguoganraoyuanheminganqijianzhijianyouwanzhengdedianlulianjie
，zeshichuandaoganrao。erzailianggenchuanshugaopinxinhaodepingxingdaoxianzhijianzehuichanshengfusheganrao。

3電磁兼容設計

zaihunhejichengdianludiancijianrongxingshejishishouxianyaozuogongnengxingjianyan，zaifanganyiquedingdedianluzhongjianyandiancijianrongxingzhibiaonengfoumanzuyaoqiu，ruobumanzujiuyaoxiugaicanshulaidadaozhibiao，rufashegonglv

、工作頻率、重新選擇器件等。其次是做防護性設計，包括濾波

、屏蔽、jiediyudajieshejideng。disanshizuobujudetiaozhengxingsheji，baokuozongtibujudejianyan，yuanqijianjidaoxiandebujujianyandeng。tongchang，dianludediancijianrongxingshejibaokuo：工藝和部件的選擇、電路布局及導線的布設等。

3.1工藝和部件的選取

混合集成電路有三種製造工藝可供選擇，單層薄膜、多層厚膜和多層共燒厚膜。薄膜工藝能夠生產高密度混合電路所需的小尺寸、低功率和高電流密度的元器件
，具有高質量、穩定、可靠和靈活的特點，適合於高速高頻和高封裝密度的電路中。但隻能做單層布線且成本較高。

多層厚膜工藝能夠以較低的成本製造多層互連電路
， 從(cong)電(dian)磁(ci)兼(jian)容(rong)的(de)角(jiao)度(du)來(lai)說(shuo)，多(duo)層(ceng)布(bu)線(xian)可(ke)以(yi)減(jian)小(xiao)線(xian)路(lu)板(ban)的(de)電(dian)磁(ci)輻(fu)射(she)並(bing)提(ti)高(gao)線(xian)路(lu)板(ban)的(de)抗(kang)幹(gan)擾(rao)能(neng)力(li)。因(yin)為(wei)可(ke)以(yi)設(she)置(zhi)專(zhuan)門(men)的(de)電(dian)源(yuan)層(ceng)和(he)地(di)層(ceng)，使(shi)信(xin)號(hao)與(yu)地(di)線(xian)之(zhi)間(jian)的(de)距(ju)離(li)僅(jin)為(wei)層(ceng)間(jian)距(ju)離(li)。這(zhe)樣(yang)
，板(ban)上(shang)所(suo)有(you)信(xin)號(hao)的(de)回(hui)路(lu)麵(mian)積(ji)就(jiu)可(ke)以(yi)降(jiang)至(zhi)最(zui)小(xiao)，從(cong)而(er)有(you)效(xiao)減(jian)小(xiao)差(cha)模(mo)輻(fu)射(she)。

其(qi)中(zhong)多(duo)層(ceng)共(gong)燒(shao)厚(hou)膜(mo)工(gong)藝(yi)具(ju)有(you)更(geng)多(duo)的(de)優(you)點(dian)
，是(shi)目(mu)前(qian)無(wu)源(yuan)集(ji)成(cheng)的(de)主(zhu)流(liu)技(ji)術(shu)。它(ta)可(ke)以(yi)實(shi)現(xian)更(geng)多(duo)層(ceng)的(de)布(bu)線(xian)，易(yi)於(yu)內(nei)埋(mai)元(yuan)器(qi)件(jian)
，提(ti)高(gao)組(zu)裝(zhuang)密(mi)度(du)
，具(ju)有(you)良(liang)好(hao)的(de)高(gao)頻(pin)特(te)性(xing)和(he)高(gao)速(su)傳(chuan)輸(shu)特(te)性(xing)。此(ci)外(wai)，與(yu)薄(bo)膜(mo)技(ji)術(shu)具(ju)有(you)良(liang)好(hao)的(de)兼(jian)容(rong)性(xing)
，二(er)者(zhe)結(jie)合(he)可(ke)實(shi)現(xian)更(geng)高(gao)組(zu)裝(zhuang)密(mi)度(du)和(he)更(geng)好(hao)性(xing)能(neng)的(de)混(hun)合(he)多(duo)層(ceng)電(dian)路(lu)。

混合電路中的有源器件一般選用裸芯片，沒有裸芯片時可選用相應的封裝好的芯片，為得到最好的EMC特性，盡量選用表貼式芯片。選擇芯片時在滿足產品技術指標的前提下


，盡量選用低速時鍾。在HC能用時絕不使用AC
，CMOS4000能行就不用HC。電容應具有低的等效串聯電阻，這樣可以避免對信號造成大的衰減。

混合電路的封裝可采用可伐金屬的底座和殼蓋

，平行縫焊
，具有很好的屏蔽作用。

3.2電路的布局

在進行混合微電路的布局劃分時，首先要考慮三個主要因素：輸入/輸出引腳的個數，器件密度和功耗。一個實用的規則是片狀元件所占麵積為基片的20%，每平方英寸耗散功率不大於2W。

在器件布置方麵，原則上應將相互有關的器件盡量靠近
，將數字電路、模擬電路及電源電路分別放置，將高頻電路與低頻電路分開。易產生噪聲的器件、小電流電路、dadianliudianludengyingjinliangyuanliluojidianlu。duishizhongdianluhegaopindianludengzhuyaoganraohefusheyuanyingdanduanpai，yuanlimingandianlu。shurushuchuxinpianyaoweiyujiejinhunhedianlufengzhuangdeI/O出口處。

gaopinyuanqijianjinkenengsuoduanlianxian
，yijianshaofenbucanshuhexianghujiandedianciganrao，yishouganraoyuanqijianbunengxianghulidetaijin，shurushuchujinliangyuanli。zhendangqijinkenengkaojinshiyongshizhongxinpiandeweizhi，bingyuanlixinhaojiekouhedidianpingxinhaoxinpian。

yuanqijianyaoyujipiandeyibianpingxinghuochuizhi，jinkenengshiyuanqijianpingxingpailie，zheyangbujinhuijianxiaoyuanqijianzhijiandefenbucanshu，yefuhehunhedianludezhizaogongyi，yiyushengchan。

在混合電路基片上電源和接地的引出焊盤應對稱布置，最好均勻地分布許多電源和接地的I/O連接。裸芯片的貼裝區連接到最負的電位平麵。

在選用多層混合電路時，電路板的層間安排隨著具體電路改變，但一般具有以下特征。

（1）布線層應盡量安排與電源或地平麵相鄰以產生通量對消作用。

（2）電源和地層分配在內層，可視為屏蔽層，可以很好地抑製電路板上固有的共模RF幹擾
，減小高頻電源的分布阻抗。

（3）板ban內nei電dian源yuan平ping麵mian和he地di平ping麵mian盡jin量liang相xiang互hu鄰lin近jin，一yi般ban地di平ping麵mian在zai電dian源yuan平ping麵mian之zhi上shang，這zhe樣yang可ke以yi利li用yong層ceng間jian電dian容rong作zuo為wei電dian源yuan的de平ping滑hua電dian容rong
，同tong時shi接jie地di平ping麵mian對dui電dian源yuan平ping麵mian分fen布bu的de輻fu射she電dian流liu起qi到dao屏ping蔽bi作zuo用yong。

3.3導線的布局

zaidianlushejizhong
，wangwangzhizhuzhongtigaobuxianmidu
，huozhuiqiubujujunyun，hushilexianlubujuduiyufangganraodeyingxiang，shidaliangdexinhaofushedaokongjianxingchengganrao，kenenghuidaozhigengduodediancijianrongwenti。yinci，lianghaodebuxianshijuedingshejichenggongdeguanjian。

3.3.1地線的布局

地di線xian不bu僅jin是shi電dian路lu工gong作zuo的de電dian位wei參can考kao點dian
，還hai可ke以yi作zuo為wei信xin號hao的de低di阻zu抗kang回hui路lu。地di線xian上shang較jiao常chang見jian的de幹gan擾rao就jiu是shi地di環huan路lu電dian流liu導dao致zhi的de地di環huan路lu幹gan擾rao。解jie決jue好hao這zhe一yi類lei幹gan擾rao問wen題ti，就jiu等deng於yu解jie決jue了le大da部bu分fen的de電dian磁ci兼jian容rong問wen題ti。

dixianshangdezaoyinzhuyaoduishuzidianludedidianpingzaochengyingxiang，ershuzidianlushuchudidianpingshi


，duidixiandezaoshenggengweimingan。dixianshangdeganraobujinkenengyinqidianludewudongzuo
，haihuizaochengchuandaohefushefashe。yinci
，jianxiaozhexieganraodezhongdianjiuzaiyujinkenengdijianxiaodixiandezukang（對於數字電路，減小地線電感尤為重要）。

地線的布局要注意以下幾點：

（1)板上裝有多個芯片時，地線上會出現較大的電位差，應把地線設計成封閉環路，提高電路的噪聲容限。
（2）同時具有模擬和數字功能的電路板，模擬地和數字地通常是分離的
，隻在電源處連接。
（3）根據不同的電源電壓，數字電路和模擬電路分別設置地線。
（4）公(gong)共(gong)地(di)線(xian)盡(jin)可(ke)能(neng)加(jia)粗(cu)。在(zai)采(cai)用(yong)多(duo)層(ceng)厚(hou)膜(mo)工(gong)藝(yi)時(shi)
，可(ke)專(zhuan)門(men)設(she)置(zhi)地(di)線(xian)麵(mian)
，這(zhe)樣(yang)有(you)助(zhu)於(yu)減(jian)小(xiao)環(huan)路(lu)麵(mian)積(ji)，同(tong)時(shi)也(ye)降(jiang)低(di)了(le)接(jie)受(shou)天(tian)線(xian)的(de)效(xiao)率(lv)。並(bing)且(qie)可(ke)作(zuo)為(wei)信(xin)號(hao)線(xian)的(de)屏(ping)蔽(bi)體(ti)。
（5）應避免梳狀地線
，這種結構使信號回流環路很大，會增加輻射和敏感度
，並且芯片之間的公共阻抗也可能造成電路的誤操作。

3.3.2電源線的布局

一(yi)般(ban)而(er)言(yan)，除(chu)直(zhi)接(jie)由(you)電(dian)磁(ci)輻(fu)射(she)引(yin)起(qi)的(de)幹(gan)擾(rao)外(wai)
，經(jing)由(you)電(dian)源(yuan)線(xian)引(yin)起(qi)的(de)電(dian)磁(ci)幹(gan)擾(rao)最(zui)為(wei)常(chang)見(jian)。因(yin)此(ci)電(dian)源(yuan)線(xian)的(de)布(bu)局(ju)也(ye)很(hen)重(zhong)要(yao)，通(tong)常(chang)應(ying)遵(zun)守(shou)以(yi)下(xia)規(gui)則(ze)。

（1）芯片的電源引腳和地線引腳之間應進行去耦。去耦電容采用0.01uF的片式電容，應貼近芯片安裝
，使去耦電容的回路麵積盡可能減小。
（2）選用貼片式芯片時，盡量選用電源引腳與地引腳靠得較近的芯片，可以進一步減小去耦電容的供電回路麵積，有利於實現電磁兼容。
（3）電源線盡可能靠近地線以減小供電環路麵積，差模輻射小，有助於減小電路交擾。不同電源的供電環路不要相互重疊。
  (4）采(cai)用(yong)多(duo)層(ceng)工(gong)藝(yi)時(shi)，模(mo)擬(ni)電(dian)源(yuan)和(he)數(shu)字(zi)電(dian)源(yuan)分(fen)開(kai)，避(bi)免(mian)相(xiang)互(hu)幹(gan)擾(rao)。不(bu)要(yao)把(ba)數(shu)字(zi)電(dian)源(yuan)與(yu)模(mo)擬(ni)電(dian)源(yuan)重(zhong)疊(die)放(fang)置(zhi)，否(fou)則(ze)就(jiu)會(hui)產(chan)生(sheng)耦(ou)合(he)電(dian)容(rong)，破(po)壞(huai)分(fen)離(li)度(du)。
（5）電(dian)源(yuan)平(ping)麵(mian)與(yu)地(di)平(ping)麵(mian)可(ke)采(cai)用(yong)完(wan)全(quan)介(jie)質(zhi)隔(ge)離(li)
，頻(pin)率(lv)和(he)速(su)度(du)很(hen)高(gao)時(shi)，應(ying)選(xuan)用(yong)低(di)介(jie)電(dian)常(chang)數(shu)的(de)介(jie)質(zhi)漿(jiang)料(liao)。電(dian)源(yuan)平(ping)麵(mian)應(ying)靠(kao)近(jin)接(jie)地(di)平(ping)麵(mian)，並(bing)安(an)排(pai)在(zai)接(jie)地(di)平(ping)麵(mian)之(zhi)下(xia)，對(dui)電(dian)源(yuan)平(ping)麵(mian)分(fen)布(bu)的(de)輻(fu)射(she)電(dian)流(liu)起(qi)到(dao)屏(ping)蔽(bi)作(zuo)用(yong)。

3.3.3信號線的布局

在(zai)使(shi)用(yong)單(dan)層(ceng)薄(bo)膜(mo)工(gong)藝(yi)時(shi)，一(yi)個(ge)簡(jian)便(bian)適(shi)用(yong)的(de)方(fang)法(fa)是(shi)先(xian)布(bu)好(hao)地(di)線(xian)，然(ran)後(hou)將(jiang)關(guan)鍵(jian)信(xin)號(hao)，如(ru)高(gao)速(su)時(shi)鍾(zhong)信(xin)號(hao)或(huo)敏(min)感(gan)電(dian)路(lu)靠(kao)近(jin)它(ta)們(men)的(de)地(di)回(hui)路(lu)布(bu)置(zhi)，最(zui)後(hou)對(dui)其(qi)它(ta)電(dian)路(lu)布(bu)線(xian)。信(xin)號(hao)線(xian)的(de)布(bu)置(zhi)最(zui)好(hao)根(gen)據(ju)信(xin)號(hao)的(de)流(liu)向(xiang)順(shun)序(xu)安(an)排(pai)，使(shi)電(dian)路(lu)板(ban)上(shang)的(de)信(xin)號(hao)走(zou)向(xiang)流(liu)暢(chang)。

如果要把EMI減(jian)到(dao)最(zui)小(xiao)，就(jiu)讓(rang)信(xin)號(hao)線(xian)盡(jin)量(liang)靠(kao)近(jin)與(yu)它(ta)構(gou)成(cheng)的(de)回(hui)流(liu)信(xin)號(hao)線(xian)，使(shi)回(hui)路(lu)麵(mian)積(ji)盡(jin)可(ke)能(neng)小(xiao)
，以(yi)免(mian)發(fa)生(sheng)輻(fu)射(she)幹(gan)擾(rao)。低(di)電(dian)平(ping)信(xin)號(hao)通(tong)道(dao)不(bu)能(neng)靠(kao)近(jin)高(gao)電(dian)平(ping)信(xin)號(hao)通(tong)道(dao)和(he)無(wu)濾(lv)波(bo)的(de)電(dian)源(yuan)線(xian)，對(dui)噪(zao)聲(sheng)敏(min)感(gan)的(de)布(bu)線(xian)不(bu)要(yao)與(yu)大(da)電(dian)流(liu)
、高速開關線平行。

如果可能，把所有關鍵走線都布置成帶狀線。不相容的信號線（數字與模擬、高速與低速、大電流與小電流
、高電壓與低電壓等）應ying相xiang互hu遠yuan離li
，不bu要yao平ping行xing走zou線xian。信xin號hao間jian的de串chuan擾rao對dui相xiang鄰lin平ping行xing走zou線xian的de長chang度du和he走zou線xian間jian距ju極ji其qi敏min感gan
，所suo以yi盡jin量liang使shi高gao速su信xin號hao線xian與yu其qi它ta平ping行xing信xin號hao線xian間jian距ju拉la大da且qie平ping行xing長chang度du縮suo小xiao。

daodaidedianganyuqichangduhechangdudeduishuchengzhengbi
，yuqikuandudeduishuchengfanbi。yinci，daodaiyaojinkenengduan，tongyiyuanjiandegetiaodizhixianhuoshujuxianjinkenengbaochichangduyizhi，zuoweidianlushurushuchudedaoxianjinliangbimianxianglinpingxing，zuihaozaizhijianjiajiedixian，keyouxiaoyizhichuanrao。disuxinhaodebuxianmidukeyixiangduidaxie，gaosuxinhaodebuxianmiduyingjinliangxiao。

在多層厚膜工藝中，除了遵守單層布線的規則外還應注意：

盡(jin)量(liang)設(she)計(ji)單(dan)獨(du)的(de)地(di)線(xian)麵(mian)，信(xin)號(hao)層(ceng)安(an)排(pai)與(yu)地(di)層(ceng)相(xiang)鄰(lin)。不(bu)能(neng)使(shi)用(yong)時(shi)，必(bi)須(xu)在(zai)高(gao)頻(pin)或(huo)敏(min)感(gan)電(dian)路(lu)的(de)鄰(lin)近(jin)設(she)置(zhi)一(yi)根(gen)地(di)線(xian)。分(fen)布(bu)在(zai)不(bu)同(tong)層(ceng)上(shang)的(de)信(xin)號(hao)線(xian)走(zou)向(xiang)應(ying)相(xiang)互(hu)垂(chui)直(zhi)，這(zhe)樣(yang)可(ke)以(yi)減(jian)少(shao)線(xian)間(jian)的(de)電(dian)場(chang)和(he)磁(ci)場(chang)耦(ou)合(he)幹(gan)擾(rao);同一層上的信號線保持一定間距，最好用相應地線回路隔離

，減少線間信號串擾。

每mei一yi條tiao高gao速su信xin號hao線xian要yao限xian製zhi在zai同tong一yi層ceng上shang。信xin號hao線xian不bu要yao離li基ji片pian邊bian緣yuan太tai近jin
，否fou則ze會hui引yin起qi特te征zheng阻zu抗kang變bian化hua，而er且qie容rong易yi產chan生sheng邊bian緣yuan場chang，增zeng加jia向xiang外wai的de輻fu射she。

3.3.4時鍾線路的布局

時鍾電路在數字電路中占有重要地位，同時又是產生電磁輻射的主要。一個具有2ns上升沿的時鍾信號輻射能量的頻譜可達160MHz。因此設計好時鍾電路是保證達到整個電路電磁兼容的關鍵。關於時鍾電路的布局，有以下注意事項：

（1）所有連接晶振輸入/輸出端的導帶盡量短，以減少噪聲幹擾及分布電容對晶振的影響。

（2）晶振電容地線應使用盡量寬而短的導帶連接至器件上;離晶振最近的數字地引腳
，應盡量減少過孔。

（3）不要采用菊花鏈結構傳送時鍾信號
，而應采用星型結構


，即所有的時鍾負載直接與時鍾功率驅動器相互連接。

4結束語

文章創新點：從提高係統電磁兼容性出發，結合混合集成電路工藝特點，提出了在混合集成電路設計中應注意的問題和采取的具體措施。

免責聲明：本文為轉載文章

，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻
、圖片、文字如涉及作品版權問題
，請聯係小編進行處理。

推薦閱讀：

產能利用率降至90%！傳三星減產NAND閃存

什麼是電子管（真空管）？

什麼是電源交叉頻率

直流係統性能劣化導致基站瞬斷的解決方案

新型多功能柔性可穿戴式傳感器守護健康