【導讀】如下圖（2）所示
，dV/dt失效是由於MOSFET關斷時流經寄生電容Cds的瞬態充電電流流過基極電阻RB

，導致寄生雙極晶體管的基極和發射極之間產生電位差VBE，使寄生雙極晶體管導通，引起短路並造成失效的現象。通常，dV/dt越大（越陡），VBE的電位差就越大
，寄生雙極晶體管越容易導通，從而越容易發生失效問題。

本文的關鍵要點

・dV/dt失效是MOSFET關斷時流經寄生電容Cds的充電電流流過基極電阻RB，使寄生雙極晶體管導通而引起短路從而造成失效的現象。

・dV/dt是單位時間內的電壓變化量，VDS的上升坡度越陡
，越容易發生MOSFET的dV/dt失效問題。

・一般來說
，反向恢複特性越差，dV/dt的坡度越陡，越容易產生MOSFET的dV/dt失效。

什麼是dV/dt失效

如下圖（2）所示
，dV/dt失效是由於MOSFET關斷時流經寄生電容Cds的瞬態充電電流流過基極電阻RB
，導致寄生雙極晶體管的基極和發射極之間產生電位差VBE

，使寄生雙極晶體管導通
，引起短路並造成失效的現象。通常，dV/dt越大（越陡），VBE的電位差就越大，寄生雙極晶體管越容易導通，從而越容易發生失效問題。

MOSFET的dV/dt失效電流路徑示意圖（藍色部分）

此外，在逆變器電路或Totem-Pole PFC等上下橋結構的電路中，反向恢複電流Irr會流過MOSFET。受該反向恢複電流影響的dV/dt，可能會使寄生雙極晶體管誤導通，這一點需要注意。dV/dt失效與反向恢複特性之間的關係可以通過雙脈衝測試來確認。雙脈衝測試的電路簡圖如下：

雙脈衝測試的電路簡圖

關於在雙脈衝測試中的詳細情況
，請參考R課堂基礎知識 評估篇中的“通過雙脈衝測試評估MOSFET的反向恢複特性”。

dV/dt和反向恢複電流的仿真結果如下圖所示。設MOSFET①～③的柵極電阻RG和電源電壓VDD等電路條件相同，僅反向恢複特性不同。圖中列出了Q1從續流工作轉換到反向恢複工作時的漏源電壓VDS和漏極電流（內部二極管電流）ID。

雙脈衝測試的仿真結果

一般情況下
，與MOSFET①相比，MOSFET③可以說是“反向恢複特性較差（Irr和trr大）”的產品。從這個仿真結果可以看出，反向恢複特性越差，dV/dt的坡度就越陡峭。這一點通過流經電容器的瞬態電流通常用I=C×dV/dt來表示也可以理解。此外，在上述仿真中
，Irr的斜率（di/dt）均設置為相同條件，但當di/dt陡峭時，dV/dt也會變陡峭。

綜上所述，可以說，在橋式電路中使用MOSFET時，反向恢複特性越差的MOSFET，發生MOSFET的dV/dt失效風險越大。

來源：羅姆半導體

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息
，版權歸原作者所有。本文所用視頻、圖片

、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

什麼是雪崩失效

為什麼要計算電容器壽命？

在實時控製係統中使用傳感器優化數據可靠性的3個技巧

表麵貼裝的散熱麵積估算和注意事項

[技術淺談] 認識三端保險絲