在無線網卡的PCB疊構中，基本上不會出現單麵板的情況，所以本文也不會對單麵板的情況加以討論。兩層板設計中應該注意的問題。

 

在四層板的設計中，我們一般會將第二層作為完整的地平麵，同時，也會把重要的信號線走在頂層（當然包括射頻走線）
，以便於很好的控製阻抗。在六層板或者更多層板的設計中，我們同樣會將第二層作為完整的地平麵，然後在頂層走最重要的信號線。

 

PS：可以使用Polar計算單端阻抗與阻抗等，有些Layout軟件自身就集成了阻抗計算器
，如Allegro。

 

阻抗控製

在我們進行原理設計與仿真之後
，在Layout中很值得注意的一件事情就是阻抗控製。眾所周知，我們應該盡量保證走線的特征是50歐姆，這主要和線寬有關，在本實例中

，是兩層半，在Polar中采用Surface Coplanar Line模型進行阻抗的計算
，我們可以得到一組比較理想的值：Height(H)=39.6mil,Track(W)=30mil,Track(W1)=30mil,Thickness=1OZ=1.4mil, Separation(S)=7mil, Dielectric(Er)=4.2，對應的特征阻抗是52.14歐姆，符合要求。如下圖中高亮的線就是這樣的一條射頻走線。

 

 

射頻元器件的擺放

相信做過射頻設計的人都應該知道
，我們應該盡可能的使走線的長度較短，元器件擺放的越緊湊越好（特殊要求除外）
，同時，也會盡可能的保證元器件的擺放對布線很有利（不要使走線繞來繞去的）。如下圖，是射頻功率放大器（PA
，Power Amplifier）的周圍器件的擺放，我們看到，元器件之間的距離很小。

 

 

射頻走線應該注意的問題

如ru前qian所suo述shu，射she頻pin走zou線xian的de長chang度du要yao盡jin量liang短duan，線xian寬kuan嚴yan格ge按an照zhao計ji算suan好hao的de值zhi去qu設she定ding。在zai走zou線xian是shi尤you其qi要yao注zhu意yi的de是shi
，射she頻pin走zou線xian中zhong不bu要yao有you任ren何he帶dai有you尖jian狀zhuang的de折zhe點dian
，在zai走zou線xian的de轉zhuan折zhe處chu，最zui好hao要yao用yong弧hu線xian來lai實shi現xian，如ru下xia圖tu

 

 

其次
，在多層板的走線中，有可能重要的射頻線要產生不可避免的交叉，這時我們就要使用我們最不想使用的東西：過guo孔kong。這zhe樣yang
，會hui有you部bu分fen射she頻pin信xin號hao線xian走zou到dao底di層ceng甚shen至zhi中zhong間jian層ceng，但dan無wu論lun是shi哪na一yi層ceng
，射she頻pin走zou線xian一yi定ding會hui有you參can考kao平ping麵mian
，這zhe時shi一yi個ge值zhi得de注zhu意yi的de問wen題ti就jiu是shi不bu要yao跨kua層ceng，或huo者zhe說shuo不bu要yao使shi地di平ping麵mian不bu連lian續xu。

 

過孔的放置

過孔的放置真的是一件比較複雜的事情
，本文隻討論那種接地的過孔。

shouxian，shepinzouxiandepangbiandedixianzuihaonengtongguoguokongdachuan
，jiedaodicenghuozhezhongjiancengdedipingmianshang，zheyangkeyishirenheganraoxinhaohuozhefusheyouzuiduandedaodidetonglu，danshi，guokongyushepinxinhaoxiandejuliyoubunengtaijin，fouzehuiyanzhongyingxiangshepinxinhaozhiliang
，zaishijideshejiguochengzhongkelinghuobawo，ruxiatu
，womenkandao
，gaoliangdexinhaoxianliangcengfenbuzhehenduoguokong。

 

 

其qi次ci
，在zai麵mian積ji較jiao大da的de地di平ping麵mian處chu，我wo們men通tong常chang會hui放fang置zhi很hen多duo的de過guo孔kong用yong於yu連lian接jie不bu同tong層ceng的de地di。這zhe在zai射she頻pin電dian路lu的de布bu線xian中zhong，要yao注zhu意yi的de就jiu是shi大da過guo孔kong要yao沒mei有you規gui律lv的de打da
，最zui好hao能neng弄nong成cheng菱ling形xing的de，這zhe樣yang可ke以yi最zui大da限xian度du的de抑yi製zhi各ge種zhong幹gan擾rao。

 

2
、射頻電路電源設計注意事項

（1）電源線是EMI 出入電路的重要途徑。通過電源線，外界的幹擾可以傳入內部電路，影響RF電路指標。為了減少電磁輻射和耦合
，要求DC-DC模塊的一次側、二次側
、負載側環路麵積最小。電源電路不管形式有多複雜，其大電流環路都要盡可能小。電源線和地線總是要很近放置。

 

(2)如(ru)果(guo)電(dian)路(lu)中(zhong)使(shi)用(yong)了(le)開(kai)關(guan)電(dian)源(yuan)
，開(kai)關(guan)電(dian)源(yuan)的(de)外(wai)圍(wei)器(qi)件(jian)布(bu)局(ju)要(yao)符(fu)合(he)各(ge)功(gong)率(lv)回(hui)流(liu)路(lu)徑(jing)最(zui)短(duan)的(de)原(yuan)則(ze)。濾(lv)波(bo)電(dian)容(rong)要(yao)靠(kao)近(jin)開(kai)關(guan)電(dian)源(yuan)相(xiang)關(guan)引(yin)腳(jiao)。使(shi)用(yong)共(gong)模(mo)電(dian)感(gan)，靠(kao)近(jin)開(kai)關(guan)電(dian)源(yuan)模(mo)塊(kuai)。

 

（3）單板上長距離的電源線不能同時接近或穿過級聯放大器（增益大於45dB）的輸出和輸入端附近。避免電源線成為RF信號傳輸途徑
，可能引起自激或降低扇區隔離度。長距離電源線的兩端都需要加上高頻濾波電容，甚至中間也加高頻濾波電容。

 

（4）RF PCB的電源入口處組合並聯三個濾波電容，利用這三種電容的各自優點分別濾除電源線上的低、中
、高頻。例如：10uf
，0.1uf，100pf。並且按照從大到小的順序依次靠近電源的輸入管腳。

 

（5）用同一組電源給小信號級聯放大器饋電，應當先從末級開始，依次向前級供電，使末級電路產生的EMI 對前級的影響較小。且每一級的電源濾波至少有兩個電容：0.1uf，100pf。當信號頻率高於1GHz時，要增加10pf濾波電容。

 

（6）changyongdaoxiaogonglvdianzilvboqi，lvbodianrongyaokaojinsanjiguanguanjiao
，gaopinlvbodianronggengkaojinguanjiao。sanjiguanxuanyongjiezhipinlvjiaodide。ruguodianzilvboqizhongdesanjiguanshigaopinguan，gongzuozaifangdaqu
，waiweiqijianbujuyoubuheli，zaidianyuanshuchuduanhenrongyichanshenggaopinzhendang。xianxingwenyamokuaiyekenengcunzaitongyangdewenti，yuanyinshixinpianneicunzaifankuihuilu，qieneibusanjiguangongzuozaifangdaqu。zaibujushiyaoqiugaopinlvbodianrongkaojinguanjiao，jianxiaofenbudiangan
，pohuaizhendangtiaojian。

 

（7）PCB的POWER部分的銅箔尺寸符合其流過的最大電流，並考慮餘量（一般參考為1A/mm線寬）。

 

（8）電源線的輸入輸出不能交叉。

 

(9)注意電源退耦、濾波，防止不同單元通過電源線產生幹擾，電源布線時電源線之間應相互隔離。電源線與其它強幹擾線（如CLK）用地線隔離。

 

（10）小信號放大器的電源布線需要地銅皮及接地過孔隔離，避免其它EMI幹擾竄入，進而惡化本級信號質量。

 

（11）不bu同tong電dian源yuan層ceng在zai空kong間jian上shang要yao避bi免mian重zhong疊die。主zhu要yao是shi為wei了le減jian少shao不bu同tong電dian源yuan之zhi間jian的de幹gan擾rao，特te別bie是shi一yi些xie電dian壓ya相xiang差cha很hen大da的de電dian源yuan之zhi間jian，電dian源yuan平ping麵mian的de重zhong疊die問wen題ti一yi定ding要yao設she法fa避bi免mian，難nan以yi避bi免mian時shi可ke考kao慮lv中zhong間jian隔ge地di層ceng。

 

（12）PCB板層分配便於簡化後續的布線處理，對於一個四層PCB板(WLAN中常用的電路板)
，在大多數應用中用電路板的頂層放置元器件和RF引線
，第二層作為係統地，電源部分放置在第三層，任何信號線都可以分布在第四層。

 

第二層采用連續的地平麵布局對於建立阻抗受控的RFxinhaotonglufeichangbiyao，tahaibianyuhuodejinkenengduandedihuanlu，weidiyicenghedisancengtigonggaodudedianqigeli，shideliangcengzhijiandeouhezuixiao。dangran
，yekeyicaiyongqitabancengdingyidefangshi(特別是在電路板具有不同的層數時)，但上述結構是經過驗證的一個成功範例。

 

 

（13）大麵積的電源層能夠使Vccbuxianbiandeqingsong，danshi
，zhezhongjiegouchangchangshiyinfaxitongxingnengehuadedaohuosuo，zaiyigejiaodapingmianshangbasuoyoudianyuanyinxianjiezaiyiqijiangwufabimianyinjiaozhijiandezaoshengchuanshu。fanzhi，ruguoshiyongxingxingtuopuzehuijianqingbutongdianyuanyinjiaozhijiandeouhe。

 

 

上圖給出了星型連接的Vcc布線方案，該圖取自MAX2826 IEEE 802.11a/g收發器的評估板。圖中建立了一個主Vcc節點，從該點引出不同分支的電源線，為RF IC的(de)電(dian)源(yuan)引(yin)腳(jiao)供(gong)電(dian)。每(mei)個(ge)電(dian)源(yuan)引(yin)腳(jiao)使(shi)用(yong)獨(du)立(li)的(de)引(yin)線(xian)在(zai)引(yin)腳(jiao)之(zhi)間(jian)提(ti)供(gong)了(le)空(kong)間(jian)上(shang)的(de)隔(ge)離(li)
，有(you)利(li)於(yu)減(jian)小(xiao)它(ta)們(men)之(zhi)間(jian)的(de)耦(ou)合(he)。另(ling)外(wai)
，每(mei)條(tiao)引(yin)線(xian)還(hai)具(ju)有(you)一(yi)定(ding)的(de)寄(ji)生(sheng)電(dian)感(gan)，這(zhe)恰(qia)好(hao)是(shi)我(wo)們(men)所(suo)希(xi)望(wang)的(de)，它(ta)有(you)助(zhu)於(yu)濾(lv)除(chu)電(dian)源(yuan)線(xian)上(shang)的(de)高(gao)頻(pin)噪(zao)聲(sheng)。

 

使用星型拓撲Vcc引線時，還有必要采取適當的電源去耦，而去耦電容存在一定的寄生電感。事實上
，電容等效為一個串聯的RLC電路
，電容在低頻段起主導作用
，但在自激振蕩頻率(SRF)：

 

 

之後，電容的阻抗將呈現出電感性。由此可見，電容器隻是在頻率接近或低於其SRF時才具有去耦作用
，在這些頻點電容表現為低阻。

 

 

給出了不同容值下的典型S11參數
，從這些曲線可以清楚地看到SRF
，還可以看出電容越大，在較低頻率處所提供的去耦性能越好(所呈現的阻抗越低)。

 

在Vcc星型拓撲的主節點處最好放置一個大容量的電容器，如2.2μF。該電容具有較低的SRF，對於消除低頻噪聲
、建立穩定的直流電壓很有效。IC的每個電源引腳需要一個低容量的電容器(如10nF)，用來濾除可能耦合到電源線上的高頻噪聲。對於那些為噪聲敏感電路供電的電源引腳，可能需要外接兩個旁路電容。例如：用一個10pF電容與一個10nF電(dian)容(rong)並(bing)聯(lian)提(ti)供(gong)旁(pang)路(lu)，可(ke)以(yi)提(ti)供(gong)更(geng)寬(kuan)頻(pin)率(lv)範(fan)圍(wei)的(de)去(qu)耦(ou)，盡(jin)量(liang)消(xiao)除(chu)噪(zao)聲(sheng)對(dui)電(dian)源(yuan)電(dian)壓(ya)的(de)影(ying)響(xiang)。每(mei)個(ge)電(dian)源(yuan)引(yin)腳(jiao)都(dou)需(xu)要(yao)認(ren)真(zhen)檢(jian)驗(yan)，以(yi)確(que)定(ding)需(xu)要(yao)多(duo)大(da)的(de)去(qu)耦(ou)電(dian)容(rong)以(yi)及(ji)實(shi)際(ji)電(dian)路(lu)在(zai)哪(na)些(xie)頻(pin)點(dian)容(rong)易(yi)受(shou)到(dao)噪(zao)聲(sheng)的(de)幹(gan)擾(rao)。

 

良好的電源去耦技術與嚴謹的PCB布局
、Vcc引線(星型拓撲)相結合，能夠為任何RF係統設計奠定穩固的基礎。盡管實際設計中還會存在降低係統性能指標的其它因素
，但是

，擁有一個“無噪聲”的電源是優化係統性能的基本要素.

 

3、射頻PCB設計的EMC規範

 

1 層分布

1.1 雙麵板，頂層為信號層


，底麵為地平麵。

 

1.2 四層板，頂層為信號層，第二層為地平麵，第三層走電源
、控製線。特殊情況下（如 射頻信號線要穿過屏蔽壁）
，在第三層要走一些射頻信號線。每層均要求大麵積敷地。

 

1.2 四層板，頂層為信號層，第二層為地平麵，第三層走電源
、控製線。特殊情況下（如 射頻信號線要穿過屏蔽壁），在第三層要走一些射頻信號線。每層均要求大麵積敷地。

 

2 接地

 

2.1 大麵積接地 為減少地平麵的阻抗

，達到良好的接地效果

，建議遵守以下要求：a) 射頻 PCB 的接地要求大麵積接地；b) 在微帶印製電路中，底麵為接地麵，必須確保光滑平整；c) 要將地的接觸麵鍍金或鍍銀
，導電良好，以降低地線最抗

；d) 使用緊固螺釘，使其與屏蔽腔體緊密結合
，緊固螺釘的間距小於λ/20（依具體情 況而定）。

 

2.2 分組就近接地 按照電路的結構分布和電流的大小將整個電路分為成相對獨立的幾組，各組電路就 近接地形成回路，要調整各組內高頻濾波電容方向，縮小電源回路。注意接地線要短而直， 禁止交叉重疊，減少公共地阻抗所產生的幹擾。

 

2.3 射頻器件的接地 表麵貼射頻器件和濾波電容需要接地時，為減少器件接地電感，要求：a) 至少要有 2 根線接鋪地銅箔
；b) 用至少 2 個金屬化過孔在器件管腳旁就近接地。c) 增大過孔孔徑和並聯若幹過孔。d) 有些元件的底部是接地的金屬殼，要在元件的投影區內加一些接地孔
，表麵層 不得布線。

 

2.4 微帶電路的接地 微帶印製電路的終端單一接地孔直徑必須大於微帶線寬，或采用終端大量成排密布小孔 的方式接地。

 

2.5 接地工藝性要求

a) 在工藝允許的前提下
，可縮短焊盤與過孔之間的距離；

b) 在工藝允許的前提下，接地的大焊盤可直接蓋在至少 6 個接地過孔上（具體數量因 焊盤大小而異）；

c) 接地線需要走一定的距離時，應縮短走線長度，禁止超過λ/20，以防止天線效應 導致信號輻射
；

d) 除特殊用途外
，不得有孤立銅箔，銅箔上一定要加地線過孔；

e) 禁止地線銅箔上伸出終端開路的線頭。

 

3 屏蔽

 

3.1 射頻信號可以在空氣介質中輻射。空間距離越大，工作頻率越低，輸入輸出端的寄 生耦合就越小，隔離度則越大。PCB 典型的空間隔離度約為 50dB。

 

3.2 敏感電路和強烈輻射源電路要加屏蔽，但如果設計加工有難度時（如空間或成本限 製等），可不加

，但要做試驗最終決定。這些電路有：

a) 接收電路前端是敏感電路，信號很小，要采用屏蔽。

b) 對射頻單元和中頻單元須加屏蔽。接收通道中頻信號會對射頻信號產生較大幹擾， 反之
，發射通道的射頻信號對中頻信號也會造成輻射幹擾。

c) 振蕩電路：強烈輻射源，對本振源要單獨屏蔽，由於本振電平較高
，對其他單元形 成較大的輻射幹擾。

d) 功放及天饋電路：強烈輻射源
，信號很強，要屏蔽。

e) 數字信號處理電路：強烈輻射源，高速數字信號的陡峭的上下沿會對模擬的射頻信 號產生幹擾。

f) 級聯放大電路：總增益可能會超過輸出到輸入端的空間隔離度，這樣就滿足了振蕩 條件之一
，電路可能自激。如果腔體內的電路同頻增益超過 30－50dB，必須在 PCB 板 上焊接或安裝金屬屏蔽板
，增加隔離度。實際設計時要綜合考慮頻率、功率、增益情況 決定是否加屏蔽板。

g) 級聯的濾波、開關
、衰減電路：在同一個屏蔽腔內，級聯濾波電路的帶外衰減、級 聯開關電路的隔離度、級聯衰減電路的衰減量必須小於 30－50dB。如果超過這個值， 必須在 PCB 板上焊接或安裝金屬屏蔽板，增加隔離度。實際設計時要綜合考慮頻率、功 率、增益情況決定是否加屏蔽板。

h) 收發單元混排時應屏蔽。

i) 數模混排時，對時鍾線要包地銅皮隔離或屏蔽。

 

4 屏蔽材料和方法

 

4.1 常用的屏蔽材料均為高導電性能材料，如銅板
、銅箔、鋁板、鋁箔。鋼板或金屬鍍 層
、導電塗層等。

 

4.2 靜電屏蔽主要用於防止靜電場和恒定磁場的影響。應注意兩個基本要點，即完善的 屏蔽體和良好的接地性。

 

4.3 電磁屏蔽主要用於防止交變磁場或交變電磁場的影響，要求屏蔽體具有良好的導電 連續性，屏蔽體必須與電路接在共同的地參考平麵上
，要求 PCB 中屏蔽地與被屏蔽電路地要 盡量的接近。

 

4.4 對某些敏感電路
，有強烈輻射源的電路可以設計一個在 PCB 上焊接的屏蔽腔，PCB 在 設計時要加上“過孔屏蔽牆”
，就是在 PCB 上與屏蔽腔壁緊貼的部位加上接地的過孔。要求 如下：

a) 有兩排以上的過孔
；

b) 兩排過孔相互錯開
；

c) 同一排的過孔間距要小於λ/20；

d) 接地的 PCB 銅箔與屏蔽腔壁壓接的部位禁止有阻焊。

 

4.5 射頻信號線在頂層穿過屏蔽壁時，要在屏蔽腔相應位置開一個槽門

，門高大於 0.5mm, 門寬要保證安裝屏蔽壁後信號線與屏蔽體間的距離大於 1mm。

 

5 屏蔽罩設計

 

5.1 金屬屏蔽腔的基本結構

 

5.1.1 此類屏蔽罩被廣泛使用
，如圖 27。材料一般為薄的鋁合金，製造工藝一般采用衝 壓折彎或壓力鑄造工藝，這種屏蔽罩有較多的螺釘孔
，便於螺釘固定。部分需鋁合金蓋子和 吸波材料增強屏蔽性能。射頻 PCB 需裝在屏蔽腔內，要選擇合適的屏蔽腔尺寸，使其最低 諧振頻率遠高於工作頻率
，最好 10 倍以上，詳見附錄 G“金屬屏蔽腔的尺寸設計”。

 

5.1.2 屏蔽腔的高度一般為第一層介質厚度 15－20 倍或以上
，在屏蔽腔麵積一定時，要 提高屏蔽腔的最低諧振頻率，需增加長寬比，避免正方形的腔體，如圖 。

 

 

5.2 金屬屏蔽腔對 PCB 布局的工藝要求

 

5.2.1 屏蔽罩與 PCB 板接觸的罩體設計時應考慮 PCB bottom 麵的器件高度，特別是插 件器件引腳伸出的高度。

 

5.2.2 需考慮螺絲禁布區的大小，防止組裝時損壞表層線路或器件。射頻功放板由於結 構尺寸的限製，其單板尺寸相對較小，故一般要求螺釘安裝空間（禁布區）至少在安裝孔焊 盤外側。螺釘安裝空間見表 5

 

 

5.2.3 金屬屏蔽罩自身成本和裝配成本很貴
，並且外形不規則的金屬屏蔽罩在製造時很 難保證高精度和高平整性，又使元器件布局受到一些限製；金屬屏蔽罩不利於元器件更換和 故障定位。

 

5.2.4 盡可能保證屏蔽罩的完整非常重要，進入金屬屏蔽罩的數字信號線應該盡可能走 內層
，RF 信號線可以從金屬屏蔽罩底部的小缺口和地缺口處的布線層上走出去
，不過缺口 處周圍要盡可能地多布一些地
，不同層上的地可通過多個過孔連在一起。

 

5.2.5 為保證裝配和返修，金屬屏蔽罩周圍５ｍｍ範圍內不能有超過其高度的器件，Chip 小器件到屏蔽罩的距離應該２ｍｍ以上，其它器件距離要求３ｍｍ以上
，並且放置朝向最好 符合方便維修方向。

 

5.2.6 金屬屏蔽罩內部不能有超過其高度的器件，並且器件頂部到屏蔽罩麵的距離要符 合安全規範要求。

 

5.2.7 需考慮 SMA 微帶插座與 PCB 板接觸時的高度匹配
，否則焊接可靠性存在影響。如圖29所示，設計時須考慮PCB板厚的公差（±10%），金屬屏蔽腔的加工誤差(±0.05mm)。建議 SMA 微帶插座與 PCB 板的高度間隙不超過 0.5mm，插座與焊盤不允許有明顯偏差。

 

 

5.2.8 由於功放板設計的特殊情況，容許 2 塊單板之間信號穿過屏蔽罩，並用飛線連接， 如圖

 

 

4
、射頻走線與地

 

舉個例子來說吧。我們將對多層電路板進行射頻線仿真

，為了更好的做出對比，將仿真的PCB分為表層鋪地前的和鋪地後的兩塊板分別進行仿真對比;表層未鋪地的PCB文件如下圖1所示(兩種線寬):　　

 

圖1a：線寬0.1016 mm的射頻線(表層鋪地前)

 

圖1b：線寬0.35 mm的射頻線(表層鋪地前)

 

首先將線寬不同的兩塊板(表層鋪地前)由ALLEGRO導入SIWAVE，在目標線上加入50Ω端口。針對不同線寬0.1016mm和0.35mm
， 我們的仿真結果如圖2所示，圖中顯示的曲線是S21，仿真頻率範圍為800MHz-1GHz。

 

圖2a：表層未鋪地的S21 (線寬0.1016mm)
 

圖2b：表層未鋪地的S21 (線寬0.35mm)

 

由圖中可以看到
，在800MHz-1GHz的範圍內，仿真的數據展示為小數點後一到兩位的數量級，0.35mm的損耗要比0.1016mm的線小一個數量 級，這是因為0.35mm的線寬在該板的層疊條件下其特征阻抗接近50Ω。因此間接驗證了我們所做的阻抗計算(用線寬約束)是有一定作用的。

　　

接下來我們做了表層鋪地後的同樣的仿真(800MHz-1GHz)，導入的PCB文件如下圖。

 

圖3a：0.1016 mm的射頻線(表層鋪地)

圖3b：0.35 mm的射頻線(表層鋪地)

圖3：表層鋪過地後的PCB

 

仿真結果如下圖:
 

圖4a：表層鋪地後的S21 (0.1016mm)
 

圖4b：表層鋪地後的S21 (0.35mm)

圖4：表層鋪過地後的S21

　　

由圖中看到
，仿真的數據顯示
，該傳輸線的線損已經是1-2 dB的數量級了，當然0.35 mm的損耗要明顯小於0.1016 mm的。另外一個明顯的現象是相對於未鋪地的仿真結果
，隨著頻率由800MHz到1GHz的增加，損耗趨大。

　　

我們可以從仿真的結果中得到這樣一個結果：

1.射頻走線最好按50歐姆走，可以減小線損;

2.表層的鋪地事實上是將一部分RF信號能量耦合到了地上，造成了一定的損耗。因此PCB表層的鋪地應該有所講究。盡量遠離RF線。工程經驗是大於1.5倍的線寬。

 

【5】設計checklist

 

大類	小類	編號	要素描述
通用	布局	1	ESD防護元件直接放在主信號路徑上。
		2	模塊分腔屏蔽合理 ，己關注腔體自諧振頻率。
		3	屏蔽牆及內倒角位置的頂麵是布局、布線 、信號過孔禁布區。
		4	匹配元件靠近相關的RF器件端口布局
		5	已考慮熱設計，保證熱量不集中 ，散熱容易。
		6	RF主信號流一字布局，如果受空間限製，不能一字布局時，可以采用L形布局，慎用U形布局。
		7	對繞線電感的布局必須要保證相鄰電感的磁力線相互垂直，對印製線類電感（LTCC工藝）如做不到磁力線相互垂直，應該遠離放置。
		8	分fen立li元yuan件jian構gou成cheng的de組zu合he電dian路lu，不bu被bei其qi它ta元yuan件jian或huo傳chuan輸shu線xian打da散san，例li如ru電dian阻zu衰shuai減jian器qi的de三san個ge電dian阻zu布bu局ju互hu相xiang靠kao近jin。濾lv波bo器qi電dian路lu要yao一yi麵mian布bu局ju ，並bing且qie不bu能neng被bei其qi它ta傳chuan輸shu線xian打da散san。
		9	高中低頻組合濾波，高頻小容量濾波電容最靠近器件管腳。
		10	PCB螺釘數量和布局合理。
		11	功放PCB開窗綜合考慮了安裝餘量和電氣性能。
		12	功放可變電容、隔直電容位置己按原理圖設計者要求布局。
		13	元件離屏蔽壁間距符合要求，考慮了誤差。
		14	射頻PCB的輸入輸出和其它部分的接口是否滿足設計要求。
		15	在正常工作或測試環境下 ，沒有Stub。
		17	數字芯片PWM調製輸出直流的RC濾波電路，放置在數字芯片側。
		18	腔內同頻增益超過40dB級聯放大電路需進行了分腔。例如：接收通道的增益一般會很大，需要進行分腔
		19	級聯衰減電路的衰減量大於40dB的電路需進行分腔。
		20	級聯濾波電路的帶外衰減和級聯開關電路的隔離度大於40dB ，則需要分腔。
		21	射she頻pin電dian源yuan的de分fen配pei一yi般ban按an照zhao就jiu近jin供gong電dian的de原yuan則ze，以yi免mian相xiang互hu之zhi間jian產chan生sheng幹gan擾rao。同tong時shi ，在zai不bu同tong芯xin片pian共gong用yong同tong一yi個ge電dian源yuan芯xin片pian時shi ，要yao注zhu意yi芯xin片pian之zhi間jian是shi否fou會hui通tong過guo電dian源yuan產chan生sheng幹gan擾rao。
		22	電源的擺放位置是否合適，要保證輸入輸出電源線不能交叉，走線距離最短。
		23	電源輸入口的濾波電容是否靠近輸入管腳  ，並且按照從大到小的順序排列，容值最小的電容最靠近電源的輸入管腳。
		24	器件DATASHEET上有特殊要求的布局是否滿足。
	布線	1	布RF線需要進行控製走線阻抗，將它們布得盡可能直接，這樣可以減小損耗和不期望得到的耦合。
		2	微帶線下方需要連續的地 ，同樣的，帶狀線上方和下方也需要連續的地；地平麵不僅提供需要的回路，還可以將信號跟其它信號層隔離 ；
		3	長的 、沒有屏蔽的走線，如RF前端的連線需要用帶狀線，這樣有利於使用固有的屏蔽。
		4	避免在內層和外層多次來回走線；
		5	當RF信號線在不同層之間過渡時，過孔需要遠離潛在的幹擾電路 、走線及過孔（比如數字控製線、時鍾、電源等）；確保射頻過孔和幹擾路徑之間鋪地並加地過孔 ，起隔離作用。
		6	時鍾線、數據線 、控製線之間的距離需滿足3W原則。如果空間允許，盡量拉開線間距離。
		7	走線要最短，不能閉環 ，不能有銳角和直角。
		8	晶振表麵以下不能有過孔和走線。頻綜 、pll濾波器件、VCO、濾波器和電感下表麵不能走線。
		9	模擬信號與數字信號 ，電源線與控製信號線，弱信號與其他任何信號需要分層（最好有地隔離）或(huo)相(xiang)距(ju)較(jiao)遠(yuan)走(zou)線(xian)。如(ru)果(guo)分(fen)層(ceng)相(xiang)鄰(lin)層(ceng)的(de)線(xian)與(yu)線(xian)之(zhi)間(jian)不(bu)能(neng)並(bing)行(xing)走(zou)線(xian)，最(zui)好(hao)垂(chui)直(zhi)走(zou)線(xian)。如(ru)果(guo)沒(mei)有(you)分(fen)層(ceng)線(xian)間(jian)的(de)距(ju)離(li)是(shi)要(yao)滿(man)足(zu)隔(ge)離(li)度(du)的(de)要(yao)求(qiu)，至(zhi)少(shao)滿(man)足(zu)線(xian)距(ju)大(da)於(yu)3W。
		10	射頻敏感信號不能靠近強輻射信號。
		11	差分信號線需對稱走線，線長相差不能超過100mil ，差分線對間的間距需滿足3W規則。
		12	輸入輸出阻抗不是50歐姆的器件，輸入輸出阻抗線需滿足阻抗匹配要求。
		13	在原理圖中，有特殊要求的阻抗線需滿足原理圖的設計要求。
		14	不同單元電源線布線時，電源線之間需相互隔離，以免各單元電路通過電源相互幹擾。
		15	不同電源層在空間上不能重疊 ，如果重疊需要有地層隔離。
		16	電源的走線線寬要滿足電流的通流量要求。（一般參考為1A/mm線寬）
		17	RF信號布線周圍如果存在其它RF信號線，在兩者之間需輔地銅皮 ，並打地過孔。
		18	電源部分導線印製線在層間轉接的過孔數符合通過電流的要求（1A/Ф0.3mm孔）。
		19	RF信號布線周圍如果存在其它不相關的非RF信號（如過路電源線） ，在兩者之間需輔地銅皮，並打地過孔。
		20	小信號放大器的電源布線需要地銅皮及接地過孔隔離，避免其它EMI幹擾竄入，進而惡化本級信號質量。
		21	接地線要短而直 ，減少分布電感，減小公共地阻抗所產生的幹擾。
		22	RF 主信號路徑上的接地器件和電源濾波電容需要接地時，為減小器件接地電感 ，要求就近接地。
		23	有些元件的底部是接地的金屬殼，要在元件的投影區內加一些接地孔，投影區內的表麵層不得布信號線和過孔；
		24	接地線需要走一定的距離時，應加粗走線線寬、縮短走線長度，禁止接近和超過1/4導引波長，以防止天線效應導致信號輻射；
		25	除特殊用途外，不得有孤立銅皮，銅皮上一定要加地線過孔。
		26	對某些敏感電路、有強烈輻射源的電路分別放在屏蔽腔內，裝配時屏蔽腔壓在PCB表麵。PCB在設計時要加上“過孔屏蔽牆”，就是在PCB上與屏蔽腔壁緊貼的部位加上接地的過孔。要有兩排以上的過孔，兩排過孔相互錯開，同一排的過孔間距在100mils左右。
		27	一些RF器件封裝較小，SMD焊盤寬度可能小至12mils  ，而RF信號線寬可能達50mils以上，要用漸變線，禁止線寬突變 ，且過渡部分的線不宜太長。
		28	當50歐(ou)細(xi)微(wei)帶(dai)線(xian)上(shang)有(you)大(da)焊(han)盤(pan)時(shi)，大(da)焊(han)盤(pan)相(xiang)當(dang)於(yu)分(fen)布(bu)電(dian)容(rong)，破(po)壞(huai)了(le)微(wei)帶(dai)線(xian)的(de)特(te)性(xing)阻(zu)抗(kang)連(lian)續(xu)性(xing)。需(xu)將(jiang)焊(han)盤(pan)下(xia)方(fang)的(de)地(di)平(ping)麵(mian)挖(wa)空(kong)  ，來(lai)減(jian)小(xiao)焊(han)盤(pan)的(de)分(fen)布(bu)電(dian)容(rong)。並(bing)通(tong)過(guo)軟(ruan)件(jian)仿(fang)真(zhen)，保(bao)證(zheng)阻(zu)抗(kang)為(wei)50歐姆。
		29	過孔是引起RF 通道上阻抗不連續性的重要因素之一，如果信號頻率大於1GHz，就要考慮過孔的影響。具體情況需用HFSS和Optimetrics進行優化仿真。
射頻模塊	頻率源模塊	1	數據、時鍾 、使能線不能在數字頻率合成器芯片、晶體 、晶振、變壓器、光耦 、電源模塊等器件底部表麵層走線。
		2	頻綜的電源線要和其他幹擾信號進行隔離 ，以免影響頻綜的相位噪聲和雜散。
		3	環路濾波器的布局要同層布局，並且結構緊湊 ，靠近相關的濾波管腳，在濾波器的下表麵不能走線。
		4	VCO的電源和控製電壓，要和其它幹擾信號進行隔離。
		5	VCO和頻綜下麵不能走線。
		6	頻綜的數據、時鍾、使能信號之間的距離要滿足至少3W的間距。如果分層布線，不能平行重疊走線。
	參考源模塊	1	參考源的參考輸入信號，是從中頻送過來的，走線一定要短 ，不能對其它電路有影響。
		2	數據、時鍾 、使能信號之間的距離要滿足至少3W的間距。如果分層布線，不能平行重疊走線。
		4	VCO的電源和控製電壓，要和其它幹擾信號進行隔離。
		5	參考源的輸出電路要和其它信號進行隔離。
	LNA模塊	1	LNA的輸入信號線要越短越好。減小線損 ，增強接收通道的靈敏度。
		2	LNA的匹配電路要靠近相應的管腳放置。
		3	射頻前端的ESD防護電路 ，一定要放在射頻信號的主幹線上，以防降低防護等級。
	小信號放大器模塊	1	小信號放大器的電源布線需要地銅皮及接地過孔隔離，避免其它EMI幹擾竄入 ，進而惡化本級信號質量。
		2	單片放大器偏置電感的焊盤也最好放在RF信號線上 ，如果空間緊張也可通過12mil高阻線與RF信號線相連 。
		3	當同一電源給兩級放大器同時供電時，電源要從後級向前級供電，以免末級放大電路影響前級。
		4	小信號放大器的電源地回路要小，電容接地要短而直，減小公共地阻抗所產生的幹擾。
	濾波器模塊	1	濾波器的匹配元件要靠近相應的管腳。
		2	當濾波器的輸入輸出管腳為大焊盤時，為了保證阻抗的連續性，需要將其下麵的層挖空。需通過仿真軟件計算具體的阻抗值。
		3	當濾波器底部是金屬外殼與接地腳相連  ，器件的元件麵投影區是禁布區 ，不能布微帶線和過孔，
	集成混頻器	1	要注意混頻器的外圍器件應該按照DATASHEET的要求布局。
		2	對於集成雙平衡混頻器，扼流電感和隔離電感一定要遠離，並且垂直放置。
		3	對於集成雙平衡混頻器 ，隔離電感的接地必須充分，盡量在附近多打地孔。
		4	對於集成雙平衡混頻器 ，兩個扼流電感要保持對稱平行放置
	集成調製器	1	I/Q是兩對差分線對，這兩對差分線對間的間距滿足3W規則，並且中間要加地孔隔離。
		2	I/Q分別是兩對差分線對，這兩對差分線要並行走線，不能交叉走線。
		3	兩對差分線線長相差不能超過100mil。
		4	差分線走線過孔不能超過4個。
電源電路	射頻電源	1	電源線是EMI 出入電路的重要途徑。通過電源線 ，外界的幹擾可以傳入內部電路，影響RF電路指標。為了減少電磁輻射和耦合，要求DC-DC模塊的一次側、二次側、負載側環路麵積最小。電源電路不管形式有多複雜 ，其大電流環路都要盡可能小。
		2	單板上長距離的電源線不能同時接近或穿過級聯放大器（增益大於45dB）的輸出和輸入端附近。避免電源線成為RF 信號傳輸途徑，可能引起自激或降低扇區隔離度。長距離電源線的兩端都需要加上高頻濾波電容，甚至中間也加高頻濾波電容。
		3	RF PCB的電源入口處組合並聯三個濾波電容，利用這三種電容的各自優點分別濾除電源線上的低、中、高頻。例如：10uf，0.1uf，100pf。並且按照從大到小的順序依次靠近電源的輸入管腳。
		4	用同一組電源給小信號級聯放大器饋電 ，應當先從末級開始 ，依次向前級供電 ，使末級電路產生的EMI 對前級的影響較小。且每一級的電源濾波至少有兩個電容：0.1uf，100pf。當信號頻率高於1GHz時 ，要增加10pf濾波電容。
		5	不bu同tong電dian源yuan層ceng在zai空kong間jian上shang要yao避bi免mian重zhong疊die。主zhu要yao是shi為wei了le減jian少shao不bu同tong電dian源yuan之zhi間jian的de幹gan擾rao ，特te別bie是shi一yi些xie電dian壓ya相xiang差cha很hen大da的de電dian源yuan之zhi間jian，電dian源yuan平ping麵mian的de重zhong疊die問wen題ti一yi定ding要yao設she法fa避bi免mian，難nan以yi避bi免mian時shi可ke考kao慮lv中zhong間jian隔ge地di層ceng。
		6	電源部分導線印製線在層間轉接的過孔數符合通過電流的要求（1A/Ф0.3mm孔）。
		7	PCB的POWER部分的銅箔尺寸符合其流過的最大電流 ，並考慮餘量（一般參考為1A/mm線寬）。
		8	電源線的輸入輸出不能交叉。
其它	安規	1	電源印製導線在層間轉接的過孔數符合通過電流的要求（1A/Ф0.3孔）
		2	PCB的POWER部分的銅箔尺寸符合其流過的最大電流 ，並考慮餘量（一般參考為2A/mm線寬）
		3	單板上高溫元器件的防護和熱處理措施合理（類似加熱器件的高溫元器件處理）
		4	較大麵積可觸及導電零部件外殼與地連接（如DC/DC外殼 、屏蔽盒）
		5	較大體積零件的固定孔及安裝後的電氣間隙和在印製板上的爬電距離符合安規要求。（如DC/DC外殼、屏蔽盒）
		6	屏蔽盒固定後  ，與其它接插件等帶能量危險或與危險電壓電極的電氣間隙達到安規要求；固定螺釘及墊片在印製板上爬電距離符合要求。
		7	-48V輸入印製線位於重疊位置，層間距離沒有小於0.1mm。
		8	PCB電源部分的連接器有防止反插措施
		9	DC/DC的輸入/輸出印製線，不與DC/DC模塊在同一麵（貼裝DC/DC除外，無台階的DC/DC外殼會與印製線的電氣間隙不夠 ，甚至會依靠阻焊劑絕緣）
		10	功放輸出口有保護電路（如環行器等）保證不會過功率引發過熱或燃燒事件
		11	防雷擊連接器與氣體放電管及保護二極管之間的布線要盡量粗，並且其布線到地的距離要大於80mil以上。

 

一、布局注意事項

（1） 結構設計要求 在 PCB 布局之前需要弄清楚產品的結構。

結構需要在 PCB 板上體現出來。比如腔殼的外邊厚度大小
，中間隔腔的厚度大小， 倒角半徑大小和隔腔上的螺釘大小等等(換句話說
，結構設計是根據 完成後的 PCB 上所畫的輪廓（結構部分）進行具體設計的)。一般情 況，外邊腔厚度為 4mm；內腔寬度為 3mm

；點膠工藝的為 2mm
；倒角 半徑 2.5mm。以 PCB 板的左下角為原點

，隔腔需在柵格 0.5 的整數倍， 最少需要做到柵格為 0.1 的整數倍。這樣有利於結構加工商進行加工

， 誤差控製比較精確些。當然，這需要根據客戶的要求來設計。

下圖所示為 PCB 設計完成後的結構輪廓圖：

 

（2） 布局要求 布局優先對射頻鏈路進行布局
，然後對其它電路進行布局。A 射頻鏈路布局注意事項 完全根據原理圖的先後順序（輸入到輸出，包括每個元件的先後 位置和元件與元件之間的間距都有講究的。有的元件與元件之間距離 不宜過大，比如π 網。）進行布局，布局成“一”字形或者“L”形。在實際的射頻鏈路布局中
，因受產品的空間限製
，不可能完全實 現，這就迫使我們將布局成“U”形。布局成 U 形並不是不可以，但 需要在中間加隔腔將其左右進行隔離，做好屏蔽。

 

 

還有一種在橫向也需要添加隔腔。即，用隔腔把一字形左右進行 隔離。這主要是因為需要隔離部分非常敏感或易幹擾其它電路；另外， 還有一種可能就是一字形輸入端到輸出端這段電路的增益過大
，也需 要用隔腔將其分開（若增益過大
，腔體太大，可能會引起自激。）。

 

 

B 芯片外圍電路布局 射頻器件外圍電路布局嚴格參照 datasheet 上麵的要求進行布 局，受空間限製可以進行調整；數字芯片外圍電路布局就不多講了。

 

 二、 布線注意事項 

根據 50 歐姆阻抗線寬進行布線

，盡量從焊盤中心出線，線成直 線
，盡量走在表層。在需要拐彎的地方做成 45 度角或圓弧走線，推 薦在電容或電阻兩邊進行拐彎。如果遇到器件走線匹配要求的
，請嚴 格按照 datasheet 上麵的參考值長度走線。比如，一個放大管與電容 之間的走線長度(或電感之間的走線長度)要求等等。

 

在進行 PCB 設計時，為了使高頻電路板的設計更合理，抗幹擾性能更 好，應從以下幾方麵考慮（通用做法）：

（1） 合理選擇層數 在 PCB 設計中對高頻電路板布線時，利用中間內層平麵作為電源和 地線層
，可以起到屏蔽的作用，有效降低寄生電感、縮短信號線長度、 降低信號間的交叉幹擾。 

（2） 走線方式 走線必須按照 45°角拐彎或圓弧拐彎，這樣可以減小高頻信 號的發射和相互之間的耦合。 

（3） 走線長度 走線長度越短越好，兩根線並行距離越短越好。 

（4） 過孔數量 過孔數量越少越好。

（5） 層間布線方向 層間布線方向應該取垂直方向
，就是頂層為水平方向，底層為 垂直方向
，這樣可以減小信號間的幹擾。 

（6） 敷銅 增加接地的敷銅可以減小信號間的幹擾。 

（7） 包地 對重要的信號線進行包地處理
，可以顯著提高該信號的抗幹擾 能力，當然還可以對幹擾源進行包地處理
，使其不能幹擾其他 信號。 

（8） 信號線 信號走線不能環路
，需要按照菊花鏈方式布線。 

三、 接地處理 

（1）射頻鏈路接地 射頻部分采用多點接地方式進行接地處理。射頻鏈路鋪銅間隙一般 30mil 到 40mil 用的比較多。兩邊都需要打接地孔
，且間距盡量保持 一致。射頻通路上對地電容電阻的接地焊盤
，盡量就近打接地孔。器 件上的接地焊盤都需要打接地過孔。

 

 

（2）腔殼接地孔 為了讓腔殼與 PCB 板之間更好的接觸。一般打兩排接地孔且交錯方 式放置
，如圖 06 所示。PCB 隔腔上需要開窗，如圖 07 所示。PCB 底 層接地銅皮與底板接觸的地方都需要開窗處理
，使其更好的接觸。如 圖 08 所示（PCB 板的上半部分與底座接觸）：

 

PCB 隔腔接地過孔圖

 

PCB 隔腔開窗圖

PCB 底層開窗圖

 

（3）螺釘放置（需要了解結構知識） 為了使 PCB 與底座和腔殼之間有更緊密的接觸（更好的屏蔽） 需要在 PCB 板上放置螺釘孔位置。PCB 與腔殼之間螺釘放置方法：隔腔每個交叉的地方放置一個螺 釘。在實際設計中
，比較難實現，可以根據模塊電路功能進行適當調 整。但不管怎樣，腔殼四個角上必須都有螺釘。

 

腔殼螺釘圖 

 

 PCB 與底座之間的螺釘放置方法：腔殼中的每個小腔內都需要有 螺釘

，視腔大小而定螺釘數量（腔越大
，放置的螺釘就多）。一般原 則是在腔的對角上放置螺釘。SMA 頭或其他連接器旁邊必須放置螺釘。在 SMA 頭或連接器在插拔過程中不致 PCB 板變形。

 

腔內螺釘圖