大多數1-Wire器件工作在2.8V至5.25V VPUP，進行讀、寫操作。EPROM器件(包括DS2406、DS2502
、DS1982、DS2505和DS1985)需要12V編程脈衝進行寫操作。而編程脈衝對於不能承受5.5V以上電壓的器件構成了過壓威脅。因此，如果應用中需要在完成係統部署之後寫入EPROM器件，則要對5V器件進行保護(圖1)。本文電路具有高達40V的正向過壓保護，在電壓高於12V EPROM編程脈衝的條件下提供係統防護。

 

圖1. 包含5V和12V器件的1-Wire總線

 

 

合適的保護電路需要滿足以下幾項要求：

 

 

 

圖2所示為非常簡單的保護電路。齊納二極管U1限製Q1的柵極電壓
，R1限製通過U1的電流。Q1為n溝道MOSFET，配製成源極跟隨器，柵極電壓減去一個小的偏移電壓後達到1-Wire從器件的IO電壓。為維持完整的通信信號幅值，偏移電壓應盡可能低。具有負偏壓的耗盡型MOSFET非常適合這一應用。對Supertex® DN3135進行測試，測得其偏壓為-1.84V (數據資料參數VGS(OFF))。由此，要求柵極電壓VG為3.16V，決定了U1的門限電壓。

 

圖2. 保護電路原理圖

 

不幸的是，晶體管的偏移電壓隨器件、溫度的不同而變化。“-1.84V”電壓可能變化成-3.5V至室溫下-1.5V之間的任何值。這種變化使得很難找到合適的齊納二極管。此外，低壓齊納二極管指標通常為5mA下的指標
，該電流將會影響1-Wire EPROM的編程電壓。例如，如果工作於100µA
，壓降則遠遠低於規定門限。此時，可能選擇並聯型基準(與齊納二極管非常相似)更合適
，可以在電流非常小的條件下達到門限電壓。例如
，3.3V供電的Maxim LM4040，隻需67µA電流就能可靠地達到反向擊穿電壓。根據1-Wire總線在5V時達到67µA電流的要求，可計算得到：R1 = (5V - 3.3V)/67µA = 25.4kΩ。1-Wire總線上大約10個從器件消耗的電流為67µA，這是1-Wire主控器件(例如DS2480B)可以接受的。現在
，我們檢查12V編程脈衝器件通過R1的電流：

 

I(R1) = (12V - 3.3V)/25.4kΩ = 343µA (式1)

 

1-Wire EPROM的編程電流規定為10mA。額外增加1/3mA的負載不會產生任何問題。因此
，圖2所示電路在MOSFET偏移電壓接近-1.8V時能夠工作，但並不保證如此。實際應用中，最好提供可調節門限的保護電路。

 

 

圖3電路使用電流源(U1)設置Q1的最大柵極電壓。理想電流源所提供的電流不受其兩端電壓的影響。給定電流IOUT時，可通過選擇不同的R1調節柵極電壓。

 

圖3. 利用電流源改進保護電路

 

NXP® PSSI2021SAY是一款通用的單芯片電流源(圖4)。器件具有4個端子，分別稱為VS

、IOUT、GND和REXT。如果安裝了REXT
，則與內部48kΩ標稱電阻並聯。

 

圖4. 改進後的保護電路

 

根據產品數據資料，IOUT計算如下：

 

IOUT = 0.617/REXT(Ω) + 15µA (式2)

 

式中，REXT = 10kΩ，REXT並聯內部48kΩ電阻，根據PSSI2021SAY數據資料，典型電流為(61.7 + 15)µA = 76.7µA。輸出電流在一定程度上取決於供電電壓VS，尤其供電電壓小於5V的條件下。測試中，3.75V下，電流達到了76.7µA。12V時，電流為94µA。由於芯片設計簡單，這種結果也在接受範圍之內。

 

采用REXT = 10kΩ、R1 = 39kΩ
，對圖4所示電路進行測試。1-Wire適配器為Maxim的DS9097U-E25。圖5和圖6所示為1-Wire適配器信號(頂部曲線)和受保護從器件的信號(下部曲線)。編程脈衝(圖6)在受保護從器件上引起±3V尖峰，持續時間約為10µs。編程脈衝期間
，受保護從器件的電壓升至6V
，可能存在潛在危險。

 

圖5. 通信波形：適配器(上部)
、受保護從器件(下部)。圖4所示電路未造成1-Wire信號失真。

 

圖6. 編程脈衝：適配器(上部)、受保護從器件(下部)。

 

PSSI2021SAY的缺點是消耗的電源電流相當高。12V時，包括IOUT的15µA
，電流高達370µA。除了可調節功能
，采用PSSI2021SAY電路並不比圖2方案更好。

 

 

PSSI2021SAY數(shu)據(ju)資(zi)料(liao)介(jie)紹(shao)了(le)電(dian)路(lu)的(de)基(ji)本(ben)原(yuan)理(li)，主(zhu)要(yao)缺(que)點(dian)是(shi)其(qi)內(nei)部(bu)基(ji)準(zhun)電(dian)壓(ya)
，該(gai)基(ji)準(zhun)由(you)兩(liang)個(ge)串(chuan)聯(lian)二(er)極(ji)管(guan)的(de)正(zheng)向(xiang)導(dao)通(tong)電(dian)壓(ya)提(ti)供(gong)。如(ru)果(guo)使(shi)用(yong)帶(dai)隙(xi)基(ji)準(zhun)代(dai)替(ti)正(zheng)偏(pian)二(er)極(ji)管(guan)，可(ke)以(yi)獲(huo)得(de)更(geng)好(hao)的(de)性(xing)能(neng)。圖(tu)7所示電路等效於PSSI2021SAY，耗流更小
，一旦帶隙基準達到其正常工作電流，電流幾乎與電壓無關。

 

圖7. 帶有帶隙基準的保護電路

 

晶體管Q2

、帶隙基準U1及電阻R2、R3代替PSSI2021SAY。R3選擇100kΩ
，帶隙基準在IO為2.2V時達到其最小工作電流。IO為5V時

，流過U1的電流為38µA；IO電壓為12V時，電流為108µA。

 

根據基爾霍夫定律
，可以得到以下關係式：

 

VBG = IE × R2 + VEB (式3)

 

對於通用pnp晶體管，例如2N3906，VEB在室溫及低集電極電流下的典型值為0.6V。已知VBG為1.235V，所以該式可分解為：

 

R2 = (VBG - VEB)/IE = (1.235V - 0.6V)/IE = 0.635V/IE (式4)

 

為了達到與PSSI2021SAY電路相同的標稱電流(76.7µA)
，計算得到R2為8.2kΩ。Q1與圖2相同時

，VG必須為3.2V。忽略Q2的基極電流，IC等於IE。可計算R1：

 

R1 = VG/IC = 3.2V/76.7µA = 41.7kΩ (式5)

 

為降低1-Wire主控的總體負載，需降低電流源的輸出電流，將R1和R2增大4倍(R2 = 33kΩ，R1 = 160kΩ)，使電流降至19µA，形成的最大柵極電壓為3.08V。實際應用中，需要調節R1，以補償MOSFET的VGS(OFF)容差。如果1- Wire從器件的電壓嚴格匹配V(IO)，則認為找到了合適的數值。

 

用National Semiconductor®的LM385代替Linear Technology®的LT1004 (市場上不常見)，對圖7電路進行測試。1-Wire適配器為Maxim DS9097U-E25。圖8和圖9所示為1-Wire適配器信號(上部曲線)和受保護從器件的信號(下部曲線)。編程脈衝(圖9)在從器件上產生約10µs的尖峰(2V上升
，1.5V下降)。該電路與圖4相比
，能夠獲得更好的性能。編程脈衝期間，受保護從器件的電壓僅上升至5V電平。

 

圖8. 沒有C1時的通信波形：適配器信號(上部)、受保護從器件(下部)。

 

圖9. 沒有C1時的編程脈衝：適配器信號(上部)、受保護從器件(下部)。

 

為了減小編程脈衝引起的尖峰
，安裝100pF C1。圖10和圖11為測試結果。通信波形發生輕微失真。尖峰幅值減小(1.4V上升，1.2V下降)。相對於圖9，電壓不會低於3V。Q1源極至GND之間的5.1V低功耗齊納二極管，例如BZX84
，可箝位上升尖峰，但不影響下降尖峰。

 

圖10. 安裝C1時的通信波形：適配器信號(上部)、受保護從器件(下部)。

 

圖11. 安裝C1。編程脈衝：適配器信號(下部)、受保護從器件(上部)。

 

 

圖7電路可承受的IO與GND之間的最大電壓由以下因素決定：

 

 

 

如果能夠保護5V器件不受編程脈衝的衝擊，則可以在同一總線上使用1-Wire EPROM和5V 1-Wire器件。圖2所示簡單保護電路一定條件下可以起到保護作用

，但MOSFET的柵極至源極關斷電壓的變化範圍很寬
，所以並非最佳選擇，需要采用“匹配”的晶體管和並聯基準。圖4所示電路可調節補償MOSFET的容限，但對1-Wire主控器件形成了較大負載。由於PSSI2021SAY耐壓高達75V，該電路具有高達75V的保護能力。圖7所示電路的功能類似於圖4，但可獲得更好的性能，對1-Wire主控器件形成的負載也低得多。其保護電壓為40V，受限於Q2。通過選擇具有較高VCE擊穿電壓的晶體管，可提高保護水平。