【導讀】精jing密mi信xin號hao鏈lian設she計ji人ren員yuan麵mian臨lin著zhe滿man足zu中zhong等deng帶dai寬kuan應ying用yong中zhong噪zao聲sheng性xing能neng要yao求qiu的de挑tiao戰zhan
，最zui後hou往wang往wang要yao在zai噪zao聲sheng性xing能neng和he精jing度du之zhi間jian做zuo出chu權quan衡heng。縮suo短duan上shang市shi時shi間jian並bing在zai第di一yi時shi間jian完wan成cheng正zheng確que的de設she計ji則ze進jin一yi步bu增zeng加jia了le壓ya力li。持chi續xu時shi間jianΣ-Δ (CTSD) ADC本身具有架構優勢，簡化了信號鏈設計，從而縮減了解決方案尺寸
，有助於客戶縮短終端產品的上市時間。為了說明CTSD ADC本身的架構優勢及其如何適用於各種精密中等帶寬應用，我們將深入分析信號鏈設計，讓設計人員了解CTSD技術的關鍵優勢

，並探索AD4134 精密ADC易於設計的特性。

精jing密mi信xin號hao鏈lian設she計ji人ren員yuan麵mian臨lin著zhe滿man足zu中zhong等deng帶dai寬kuan應ying用yong中zhong噪zao聲sheng性xing能neng要yao求qiu的de挑tiao戰zhan，最zui後hou往wang往wang要yao在zai噪zao聲sheng性xing能neng和he精jing度du之zhi間jian做zuo出chu權quan衡heng。縮suo短duan上shang市shi時shi間jian並bing在zai第di一yi時shi間jian完wan成cheng正zheng確que的de設she計ji則ze進jin一yi步bu增zeng加jia了le壓ya力li。持chi續xu時shi間jianΣ-Δ (CTSD) ADC本身具有架構優勢，簡化了信號鏈設計
，從而縮減了解決方案尺寸，有助於客戶縮短終端產品的上市時間。為了說明CTSD ADC本身的架構優勢及其如何適用於各種精密中等帶寬應用
，我們將深入分析信號鏈設計，讓設計人員了解CTSD技術的關鍵優勢
，並探索AD4134 精密ADC易於設計的特性。

在許多數字處理應用和算法中，在過去的20nianli，riyiyaoqiusuoyouzhuanhuanqijishudoujuyougenggaodefenbianlvhejingdu。tongguoshiyongwaibushuzikongzhiqi
，jiezhupingjunheyouhuadelvbofangandengruanjianjishuketiqubingtigonggengjingquedejieguo，congertigaoADC受限的分辨率/精度。為了減少數字微控製器或DSP的大量後處理工作
，設計人員可使用高性能精密ADC。這將減少數字方麵的優化時間，也可以考慮使用成本較低的微控製器或DSP。

精密ADC的應用和市場很廣泛：

• 工業儀器儀表：振動分析、溫度/壓力/應力/流量測量、動態信號分析、聲學分析
• 醫療儀器儀表：電生理學、血液分析、心電圖(EKG/ECG)
• 防務應用：聲納、遙測
• 測試和測量：音頻測試、硬件循環、電能質量分析


由ADC處理的模擬輸入信號可以是帶有電壓

、電流輸出的傳感器信號，也可以是帶寬範圍從直流到幾百kHz的反饋控製環路信號。ADC數字輸出格式和速率取決於以下數字控製器所需的應用和後處理。一般而言，信號鏈設計人員遵循奈奎斯特采樣準則，將數字控製器的ADC輸出數據速率(ODR)設置為至少是輸入頻率的兩倍。大多數ADC允許基於相關信號頻帶靈活地調整輸出數據速率。

對於目前可用的ADC，在ADC可與輸入信號交互前涉及到幾個信號調理階段。具有嚴格要求的信號調理電路需要圍繞特定和單獨的ADC技術進行設計和定製，確保能夠實現ADC數據手冊的性能。選擇ADC後，信號鏈設計人員的工作並沒有結束。通常需要花費大量時間和精力來設計外設並進行調整。ADI公司的設計仿真工具和模型庫可為設計人員提供技術支持，幫助他們應對設計挑戰。

新方法：利用CTSD架構簡化設計之旅

CTSD架構主要用於音頻和高速ADC，現在針對精密應用量身定製
，可實現高精度，同時利用其獨特信號鏈簡化特性。利用此架構可以減輕設計外設的工作量。圖2顯示了如何通過使用這種新的解決方案來實現高通道密度，將當前ADC信號鏈簡化並縮減56%，圖中隻是其中的一小部分。

為了說明CTSD ADC技術如何簡化信號鏈設計
，本文重點介紹一般應用的現有信號鏈中涉及的一些關鍵挑戰，並演示了CTSD ADC如何緩解這些挑戰。

因此，我們首先介紹現有信號鏈中涉及的幾個設計步驟，第一個任務是選擇適合目標應用的正確ADC。

第1步：選擇ADC

除了應用所需的最終數字輸出的分辨率和精度外，從廣泛的可用範圍中選擇合適的ADC時，信號帶寬
、ODR、信號類型和要處理的範圍也是重要考慮因素。一般而言，在大多數應用中，數字控製器要求使用算法來處理輸入信號的幅度、相位或頻率。

為了準確地測量前麵的任何一個因素，需要盡量減小數字化過程中增加的誤差。表1中詳細列出了主要誤差及其相應的測量術語
， 數據轉換基本指南中提供了進一步詳細說明。


表1中的性能指標與信號幅度和頻率有關，通常稱為交流性能參數。

對於直流或近直流應用
，如處理50 Hz至60 Hz輸入信號的功率計量，必須考慮偏置

、增益、INL和閃爍噪聲等ADC誤差。這些直流性能參數也需要針對應用預期用途具有一定的溫度穩定性。

ADI提供各種高性能ADC

，以滿足多個應用的係統需求，例如基於精度、速度或有限功耗預算的應用。僅比較兩組ADC規格不足以正確選擇ADC。還必須考慮整體係統性能和設計挑戰，這才是選擇ADC技術或架構的關鍵所在。傳統上首選兩大類ADC架構。常用的是 逐次逼近寄存器 (SAR) ADC

，其遵循簡單的奈奎斯特準則。它指出
，如果以其頻率的兩倍采樣
，可重構信號。SAR ADC的優勢在於出色的直流性能
、小尺寸
、低延遲以及通過ODR進行功耗調節。

第二種技術選項是離散時間Σ-Δ (DTSD) ADC，其(qi)工(gong)作(zuo)原(yuan)理(li)是(shi)樣(yang)本(ben)數(shu)目(mu)越(yue)大(da)，丟(diu)失(shi)的(de)信(xin)息(xi)就(jiu)越(yue)少(shao)。因(yin)此(ci)，采(cai)樣(yang)頻(pin)率(lv)遠(yuan)高(gao)於(yu)規(gui)定(ding)的(de)奈(nai)奎(kui)斯(si)特(te)頻(pin)率(lv)，這(zhe)種(zhong)方(fang)案(an)稱(cheng)為(wei)過(guo)采(cai)樣(yang)。此(ci)架(jia)構(gou)還(hai)有(you)一(yi)個(ge)優(you)勢(shi)是(shi)，由(you)於(yu)采(cai)樣(yang)而(er)增(zeng)加(jia)的(de)誤(wu)差(cha)可(ke)在(zai)目(mu)標(biao)頻(pin)帶(dai)內(nei)最(zui)小(xiao)化(hua)。因(yin)此(ci)，DTSD ADC兼具出色的直流和交流性能，但延遲較高。

圖3展示了SAR和DTSD ADC的典型模擬輸入帶寬
，以及一些不同速度和分辨率的常用產品選擇。也可使用精密快速搜索功能 幫助您選擇ADC。


此外，現在還有一種新型精密ADC可用。這些ADC基於DTSD ADC，與DTSD ADC性能相當，但在簡化整個信號鏈設計過程方麵具有獨特的優勢。這個全新的ADC係列可以解決現有信號鏈後續幾個設計步驟中比較突出的挑戰。

第2步：輸入與ADC接口

由ADC處理其輸出的傳感器可能具有非常高的靈敏度。設計人員必須清楚地知道傳感器將與之接口的ADC輸入結構
，確保ADC誤差不會影響實際傳感器信號或使其失真。

在傳統SAR、DTSD ADC中
，輸入結構稱為開關電容采樣保持電路，如圖4所示。在每個采樣時鍾邊緣
，當采樣開關改變其ON/OFFzhuangtaishi
，xuyaozhichiyouxiandianliuxuqiu
，yibianjiangbaochidianrongchongfangdianzhiyigexindecaiyangshuruzhi。cidianliuxuyaotongguoshuruyuantigong
，zaiwomentaolundeshilizhong
，zhegeshuruyuanshichuanganqi。ciwai，kaiguanbenshenyouyixiepianneijishengdianrong，huijiangyixiedianhezhurudianyuan，chengweidianhezhurufanchong。youcizengjiadewuchayuanyexuyaoyouchuanganqixishou，yimianduichuanganqixinhaozaochengbuliyingxiang。

daduoshuchuanganqiwufatigongzhezhongdianliufudu，biaomingtamenbunengzhijiequdongkaiguandianlu。zailingyizhongqingkuangxia，jishichuanganqinenggouzhichizhexiedianliuxuqiu，chuanganqideyouxianzukangyehuizaiADC輸入端增加誤差。電荷注入電流與輸入成函數關係，此電流將會在傳感器阻抗上引起與輸入相關的壓降。如圖4a所示，ADC的輸入錯誤。在傳感器和ADC之間放置一個驅動放大器可以解決這些問題，如圖4b所示。

xianzaiwomenxuyaoweicifangdaqishedingbiaozhun。shouxian，fangdaqiyingzhichichongdiandianliubingnenggouxishoudianhezhurufanchong。qici，gaifangdaqideshuchuxuyaozaicaiyangbianyuandemoduanwanquanwending

，shideduiADC輸(shu)入(ru)采(cai)樣(yang)時(shi)不(bu)會(hui)增(zeng)加(jia)誤(wu)差(cha)。這(zhe)意(yi)味(wei)著(zhe)放(fang)大(da)器(qi)應(ying)能(neng)提(ti)供(gong)瞬(shun)時(shi)電(dian)流(liu)階(jie)躍(yue)，映(ying)射(she)為(wei)具(ju)有(you)高(gao)壓(ya)擺(bai)率(lv)，並(bing)對(dui)這(zhe)些(xie)瞬(shun)態(tai)事(shi)件(jian)提(ti)供(gong)快(kuai)速(su)建(jian)立(li)響(xiang)應(ying)，映(ying)射(she)為(wei)具(ju)有(you)高(gao)帶(dai)寬(kuan)。隨(sui)著(zhe)ADC的采樣頻率和分辨率的增加，能否滿足這些需求變得至關重要。

設計人員，特別是處理中等帶寬應用的設計人員所麵臨的一大挑戰是為ADC確定合適的放大器。如前所述，ADI提供了一組仿真模型和精密ADC驅動器工具來簡化此步驟，但對於設計人員來說，這是實現ADC數據手冊性能的額外設計步驟。一些新時代的SAR和DTSD ADCtongguoshiyongxinyingdecaiyangjishulaiwanquanjiangdishuntaidianliuxuqiu
，huocaiyongjichengfangdaqiyingduizheyitiaozhan。danzheliangzhongjiejuefangandouxianzhilexinhaodaikuandefanweihuoxueruoleADC的性能。

CTSD ADC的優勢：CTSD ADC通過為易於驅動的電阻輸入而非開關電容輸入提供新的選項，來解決這個問題。這表明對高帶寬
、大壓擺率的放大器沒有硬性要求。如果傳感器可直接驅動此阻性負載，則可直接與CTSD ADC接口；否則可在傳感器和CTSD ADC之間連接任何低帶寬、低噪聲放大器。

第三步：基準電壓源與ADC接口

與基準電壓源接口涉及的挑戰與輸入接口類似。傳統ADC的基準電壓源輸入也是開關電容。在每個采樣時鍾邊緣

，基準電壓源需要對內部電容充電，因此需要具有良好建立時間的大開關電流。

可用的基準電壓源IC不支持大開關電流需求，並且帶寬有限。第二個接口挑戰是來自這些基準電壓源的噪聲比ADC的噪聲大。為了濾除這種噪聲
，使用了一階RC電(dian)路(lu)。一(yi)方(fang)麵(mian)，我(wo)們(men)限(xian)製(zhi)基(ji)準(zhun)電(dian)壓(ya)源(yuan)的(de)帶(dai)寬(kuan)以(yi)減(jian)少(shao)噪(zao)聲(sheng)，另(ling)一(yi)方(fang)麵(mian)，我(wo)們(men)需(xu)要(yao)快(kuai)速(su)建(jian)立(li)時(shi)間(jian)。這(zhe)是(shi)兩(liang)個(ge)需(xu)要(yao)同(tong)時(shi)滿(man)足(zu)的(de)相(xiang)反(fan)要(yao)求(qiu)。因(yin)此(ci)
，使(shi)用(yong)低(di)噪(zao)聲(sheng)緩(huan)衝(chong)器(qi)來(lai)驅(qu)動(dong)ADC基準引腳，如圖5b所示。此緩衝器的壓擺率和帶寬基於ADC的采樣頻率和分辨率來決定。

同樣，與我們的精密輸入驅動器工具一樣，ADI也提供針對ADC仿真和選擇正確的基準電壓源緩衝區的工具。與輸入一樣，一些新時代的SAR和DTSD ADC也提供集成基準電壓源緩衝區選項，但具有性能和帶寬限製。


CTSD ADC的優勢：使用CTSD ADC可完全跳過此設計步驟，因為它為驅動阻性負載提供一種新的簡便選項，而不需要此類高帶寬、大壓擺率的緩衝器。具有低通濾波器的基準電壓源IC可直接與基準引腳接口。

第四步：使信號鏈不受幹擾影響

對連續信號進行采樣和數字化處理會導致信息丟失，這稱為量化噪聲。采樣頻率和位數決定了ADC架構的性能限製。解決基準電壓源和輸入的性能和接口挑戰之後
，下一個難題是解決高頻(HF)幹擾源/噪聲折疊到目標低頻帶寬的問題。這稱為混疊或折回。這些進入目標帶寬的高頻或帶外幹擾源的反射圖像導致信噪比(SNR)降低。根據采樣準則，采樣頻率周圍的任何信號音都會在帶內折回，如圖6所示，在目標頻帶內產生不必要的信息或錯誤。有關混疊的更多詳細信息參見教程MT-002: 奈奎斯特準則對數據采樣係統設計有何意義。


緩解折回效應的一種解決方案是使用一種稱為抗混疊濾波器(AAF)的(de)低(di)通(tong)濾(lv)波(bo)器(qi)來(lai)衰(shuai)減(jian)不(bu)必(bi)要(yao)的(de)幹(gan)擾(rao)源(yuan)幅(fu)度(du)，這(zhe)樣(yang)當(dang)衰(shuai)減(jian)後(hou)的(de)幹(gan)擾(rao)源(yuan)折(zhe)回(hui)帶(dai)內(nei)時(shi)，可(ke)以(yi)保(bao)持(chi)所(suo)需(xu)的(de)信(xin)噪(zao)比(bi)。該(gai)低(di)通(tong)濾(lv)波(bo)器(qi)通(tong)常(chang)集(ji)成(cheng)有(you)驅(qu)動(dong)器(qi)放(fang)大(da)器(qi)，如(ru)圖(tu)7所示。


設she計ji此ci放fang大da器qi時shi，最zui大da的de挑tiao戰zhan是shi在zai快kuai速su建jian立li和he低di通tong濾lv波bo要yao求qiu之zhi間jian尋xun求qiu平ping衡heng。另ling一yi個ge挑tiao戰zhan是shi該gai解jie決jue方fang案an需xu要yao針zhen對dui每mei個ge應ying用yong需xu求qiu進jin行xing微wei調tiao，這zhe就jiu對dui各ge個ge應ying用yong采cai用yong單dan個ge平ping台tai設she計ji造zao成cheng了le限xian製zhi。ADI有很多 抗混疊濾波器工具設計 ，可幫助設計人員克服此挑戰。

CTSD ADC的優勢：這種抗擾性可由CTSD ADC本身具有的混疊抑製特性解決，這是CTSD ADC獨有的特性。采用這種技術的ADC不需要AAF。因此，我們有望直接將CTSD ADC輕鬆地連接到傳感器，向這個目標又近了一步。

第五步：選擇ADC時鍾頻率和輸出數據速率

接下來
，我們來討論兩種傳統ADC類型的時鍾要求。DTSD是過采樣的ADC

，這是指ADC以高於奈奎斯特采樣速率進行采樣的ADC。但是

，將ADC過采樣數據直接提供給外部數字控製器，大量的冗餘信息會使其過載。在過采樣係統中，核心ADC輸出使用片內數字濾波器進行抽取
，使最終ADC數字輸出的數據速率更低，通常是信號頻率的兩倍。

對於DTSD ADC
，設計人員需要計劃為核心ADC提供高頻采樣時鍾，並設定所需的輸出數據速率。ADC將在這個所需的ODR和ODR時鍾上提供最終數字輸出。數字控製器使用此ODR時鍾輸入數據。

接下來
，我們解決SAR ADC的時鍾要求，通常遵循奈奎斯特準則。這裏，ADC的采樣時鍾由數字控製器提供
，時鍾也充當ODR。但是，由於需要有效地控製采樣保持時序才能獲得ADC的出色性能，因此該時鍾的時序靈活性較低，這也表明數字輸出時序需要盡可能與這些要求保持一致。

了解這兩種架構的時鍾要求後，可以看到ODR耦合到ADC的采樣時鍾，這在ODR可以動態漂移或改變或需要調諧為模擬輸入信號頻率的許多係統中都是一個限製因素。

CTSD ADC的優勢：CTSD ADC可與新型異步采樣速率轉換器(ASRC)耦合
，能夠以任何所需的ODR對核心ADC進行重新采樣。ASRC還使設計人員能夠將ODR精確地設置為任意頻率
，並突破了將ODR限製為采樣頻率倍數的舊限製。ODR的頻率和時序要求現在完全屬於數字接口的功能範圍
，並且與ADC采樣頻率無關。該特性為信號鏈設計人員簡化了數字隔離設計。

第六步：與外部數字控製器接口

傳統上，ADC與數字控製器通信有兩種類型的數據接口模式。一種類型將ADC用作主機，提供數字/ODR時鍾
，並決定數字控製器的時鍾邊緣，以便輸入ADC數據。另一種類型為托管模式（接收器模式）
，其中數字控製器是主機，提供ODR時鍾
，並決定輸入ADC數據的時鍾邊緣。

從第5步開始，如果設計人員選擇DTSD ADC，該ADC將提供ODR時鍾，因此充當後接的數字控製器的主機。如果選擇了SAR ADC，則數字控製器需要提供ODR時鍾，這意味著SAR ADC將始終配置為托管外設。因此，存在明顯的限製：一旦選擇ADC架構，數字接口就限製為主機模式或托管模式。目前，無論ADC架構如何，都無法靈活地選擇接口。

CTSD ADC的優勢：與CTSD ADC結合的新型ASRC使設計人員能夠獨立配置ADC數據接口模式。這為一些應用開啟了全新的機會，在這些應用中，無論ADC架構如何，都可在適合數字控製器應用的任何模式中配置高性能ADC。

將器件連接起來

圖9顯示了傳統信號鏈的構建模塊，其模擬前端(AFE)包含一個ADC輸入驅動器、一個混疊抑製濾波器和一個可通過CTSD ADC極大簡化的基準電壓源緩衝區。圖10a顯示了一個采用DTSD ADC的示例信號鏈，該信號鏈需要大量的設計工作來微調和確定ADC的數據手冊性能。為了簡化客戶流程，ADI提供了 參考設計 

，可針對這些ADC的各種應用重新使用或重新調整。

圖10b顯示了具有CTSD ADC及其簡化模擬輸入前端(AFE)的信號鏈，因為其ADC核心在輸入和基準電壓源端沒有開關電容采樣器。開關采樣器移至ADC核心的後一級，使信號輸入和基準電壓源輸入為純阻性。由此得出了幾乎無采樣混疊的ADC，使其自成其類。此外，這類ADC的信號轉換函數模擬抗混疊濾波器響應
，這意味著它本身就能衰減噪聲幹擾源。利用CTSD技術，ADC可簡化為一個簡單的即插即用組件。

總之，CTSD ADC簡化了信號鏈設計，同時實現了與傳統ADC信號鏈具有相同性能水平的係統解決方案，並具有以下優勢：

• 提供了具有出色通道間相位匹配的無混疊
、低延遲信號鏈
• 簡化了模擬前端
，無需選擇並微調高帶寬輸入和基準電壓源驅動緩衝區的額外步驟
，可實現更高的通道密度
• 打破了ODR與采樣時鍾成函數關係的障礙
• 獨立控製與外部數字控製器的接口
• 提高了信號鏈可靠性評級
，這是外設組件減少帶來的好處
• 減小了尺寸

，BOM減少56%，為客戶縮短了產品上市時間

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

詳解超級電容器與電池在儲能解決方案的對比 (上)

無感FOC算法驅動的BLDC電機的優勢解析與實戰應用方案

RIGOL高速伺服激光加工係統MIPI D－PHY一致性測試

毫秒級響應：新一代數字音頻遠距離實時傳輸方案解析

貿澤電子開售Molex的航空航天解決方案