【導讀】weilemanzudangjindianzichanpindexuqiu，shuzidianludesudubiandeyuelaiyuekuai。gaosushejizengjingshiyigelengmendedianzichanpinlingyu
，danrujin
，daduoshuchanpinzhishaohuiyouyibufenxuyao “高速設計”。這些設計要求 PCB 設計師按照高速規則和要求布置電路板；而對部分設計師來說

，這是一個全新的領域。為此，本文總結了一些最常見的高速 PCB 設計準則，希望對您的高速 layout 設計有所助益。

本文要點

●為高速 PCB layout 做好準備

●高速設計中的器件擺放和 PDN 開發

●實用 PCB 高速布線建議

weilemanzudangjindianzichanpindexuqiu，shuzidianludesudubiandeyuelaiyuekuai。gaosushejizengjingshiyigelengmendedianzichanpinlingyu，danrujin
，daduoshuchanpinzhishaohuiyouyibufenxuyao “高速設計”。這些設計要求 PCB 設計師按照高速規則和要求布置電路板；而對部分設計師來說，這是一個全新的領域。為此，本文總結了一些最常見的高速 PCB 設計準則，希望對您的高速 layout 設計有所助益。

高速設計的設置

在開始 layout 設計之前，有很多設計和數據庫的細節需要事先處理妥當。

原理圖

雖然在開始設計高速 PCB layout 之前有很多內容需要設置，但大多數人都沒有過多地考慮原理圖。設計師應該驗證元件、仿真電路，並完成設計。但原理圖本身是否已經為 layout 準備妥當
？如果設計師不能輕鬆地理解電路的意圖
，雜亂無序的原理圖會讓 PCB layout 難上加難。例如，高速信號路徑需要按順序擺放

，以便設計者能夠在 layout 中模擬器件的位置。標記出希望 layout 團隊清楚了解的設計區域也很有幫助。其中包括：

●關鍵的擺放位置，以及某些元件可能需要放在電路板的哪一麵。

●關鍵器件周圍的禁止布線區域。

●高速布線信息
，包括布線拓撲結構、測量長度和匹配長度。

●差分對和受控阻抗信息。

圖1：高速電路板的密集布線.png

高速電路板的密集布線

PCB 庫

用於高速設計的器件 footprint 必須像 PCB layout 一yi樣yang進jin行xing檢jian查zha和he驗yan證zheng
，同tong時shi也ye會hui涉she及ji一yi些xie額e外wai的de資資料liao庫ku方fang麵mian的de工gong作zuo。例li如ru
，為wei了le在zai高gao頻pin或huo射she頻pin設she計ji中zhong保bao證zheng信xin號hao完wan整zheng性xing
，可ke能neng需xu要yao修xiu改gai使shi用yong的de footprint 以減少焊盤尺寸。此外
，一些 footprint 可能要縮減到最小尺寸，以適應高密度設計的要求。不過
，器件的 footprint 應該盡可能地遵循行業和製造商的規範
，以符合可製造性設計 (DFM) 的要求。許多設計工具，如 Cadence Allegro PCB Editor，可以提供在線庫瀏覽功能，用於拉取指定供應商的 footprint 模型。

材料和器件

在開始 layout 設(she)計(ji)之(zhi)前(qian)
，必(bi)須(xu)選(xuan)擇(ze)用(yong)於(yu)製(zhi)造(zao)高(gao)速(su)電(dian)路(lu)板(ban)的(de)材(cai)料(liao)。惡(e)劣(lie)的(de)工(gong)作(zuo)環(huan)境(jing)可(ke)能(neng)需(xu)要(yao)更(geng)堅(jian)固(gu)的(de)電(dian)路(lu)板(ban)結(jie)構(gou)
，需(xu)要(yao)使(shi)用(yong)材(cai)料(liao)的(de)物(wu)理(li)特(te)性(xing)來(lai)計(ji)算(suan)受(shou)控(kong)阻(zu)抗(kang)布(bu)線(xian)：

●與製造商溝通，確定電路板是否需要高速材料。

●強化環氧樹脂或 PTFE 材料可能是高速和高頻應用的更好選擇。

●FR-4 的介電常數可能無法保持所需要的阻抗值，或者導致設計出現超出可接受範圍的信號損失。

PCB 器件也需要由製造商進行審查和確認。鑒於當下的供應鏈問題
，需要確保在開始設計之前有可用的元件。

板層堆疊

高速設計需要特定的板層堆疊，以便實現 EMI 屏蔽和信號完整性。首先要考慮在內部層納入一個完整、連(lian)續(xu)的(de)接(jie)地(di)平(ping)麵(mian)。許(xu)多(duo)電(dian)路(lu)板(ban)在(zai)整(zheng)個(ge)電(dian)路(lu)板(ban)堆(dui)疊(die)上(shang)還(hai)設(she)置(zhi)了(le)多(duo)個(ge)接(jie)地(di)平(ping)麵(mian)層(ceng)，用(yong)於(yu)微(wei)帶(dai)線(xian)或(huo)帶(dai)狀(zhuang)線(xian)配(pei)置(zhi)中(zhong)的(de)多(duo)層(ceng)傳(chuan)輸(shu)線(xian)布(bu)線(xian)。板(ban)層(ceng)堆(dui)疊(die)需(xu)要(yao)在(zai) PCB CAD 數據庫中建立，也可從外部來源導入。在這方麵

，如果 PCB 設計係統能夠與供應商直接溝通來交換堆疊信息，則會十分有幫助，如下麵的視頻所示：

：

設計規則

PCB 設計係統通常有一套非常全麵的設計規則和約束條件，可以針對設計進行設置。標準的電路板設計使用器件和網絡類來指定間距規則
、走線寬度
、過孔和其他約束。對於高速設計

，應該設置一套全新的規則，包括：

● 差分對

● 信號路徑

● 布線拓撲結構

● 測量和匹配的走線長度

● 走線調整參數

可以為每個設計設置這些規則；或者在許多情況下
，從另一個 layout 中導入，以減輕設計師的工作量。

係統參數

設置的最後一項是參數。參數非常重要
，包括顯示參數，如顏色和填充模式、網格
、布線偏好和其他一係列參數。通過管理這些參數
，設計師可以提高使用工具時的效率。

圖2

PCB CAD 係統用於設計顏色的參數設置菜單

現在我們已經完成了高速設計的設置，可以開始布置電路板。

高速器件擺放的 PCB 設計指南

高gao速su設she計ji的de器qi件jian擺bai放fang依yi然ran需xu要yao與yu標biao準zhun設she計ji擺bai放fang遵zun循xun相xiang同tong的de規gui則ze。為wei了le平ping衡heng起qi見jian，元yuan件jian應ying均jun勻yun地di分fen布bu在zai電dian路lu板ban周zhou圍wei

，而er且qie需xu要yao遵zun循xun製zhi造zao和he測ce試shi設she計ji規gui則ze（DFM 和 DFT）。其中包括器件與其他元件、電(dian)路(lu)板(ban)特(te)征(zheng)和(he)電(dian)路(lu)板(ban)邊(bian)緣(yuan)的(de)間(jian)距(ju)。高(gao)溫(wen)運(yun)行(xing)的(de)器(qi)件(jian)應(ying)集(ji)中(zhong)在(zai)一(yi)起(qi)，以(yi)盡(jin)可(ke)能(neng)多(duo)地(di)利(li)用(yong)電(dian)路(lu)板(ban)上(shang)的(de)區(qu)域(yu)來(lai)散(san)熱(re)，並(bing)且(qie)必(bi)須(xu)注(zhu)意(yi)不(bu)能(neng)阻(zu)礙(ai)空(kong)氣(qi)在(zai)電(dian)路(lu)板(ban)上(shang)的(de)流(liu)動(dong)。連(lian)接(jie)器(qi)和(he)其(qi)他(ta)人(ren)機(ji)接(jie)口(kou)元(yuan)件(jian)應(ying)擺(bai)放(fang)在(zai)技(ji)術(shu)人(ren)員(yuan)容(rong)易(yi)接(jie)觸(chu)到(dao)的(de)地(di)方(fang)，不(bu)同(tong)的(de)電(dian)源(yuan)應(ying)相(xiang)互(hu)分(fen)散(san)放(fang)置(zhi)。

高(gao)速(su)設(she)計(ji)的(de)不(bu)同(tong)之(zhi)處(chu)在(zai)於(yu)
，它(ta)需(xu)要(yao)在(zai)整(zheng)個(ge)設(she)計(ji)中(zhong)實(shi)現(xian)最(zui)佳(jia)的(de)信(xin)號(hao)完(wan)整(zheng)性(xing)。信(xin)號(hao)完(wan)整(zheng)性(xing)的(de)主(zhu)要(yao)部(bu)分(fen)取(qu)決(jue)於(yu)接(jie)地(di)平(ping)麵(mian)上(shang)有(you)清(qing)晰(xi)的(de)信(xin)號(hao)返(fan)回(hui)路(lu)徑(jing)

，以(yi)及(ji)確(que)保(bao)數(shu)字(zi)和(he)模(mo)擬(ni)電(dian)路(lu)彼(bi)此(ci)分(fen)離(li)。因(yin)此(ci)
，除(chu)了(le)要(yao)支(zhi)持(chi)所(suo)需(xu)的(de)走(zou)線(xian)布(bu)線(xian)外(wai)
，器(qi)件(jian)擺(bai)放(fang)還(hai)必(bi)須(xu)確(que)保(bao)清(qing)晰(xi)的(de)信(xin)號(hao)返(fan)回(hui)路(lu)徑(jing)和(he)電(dian)路(lu)隔(ge)離(li)。為(wei)了(le)完(wan)成(cheng)這(zhe)種(zhong)複(fu)雜(za)的(de)器(qi)件(jian)擺(bai)放(fang)
，通(tong)常(chang)最(zui)好(hao)是(shi)在(zai)電(dian)路(lu)板(ban)上(shang)布(bu)置(zhi)實(shi)際(ji)元(yuan)件(jian)之(zhi)前(qian)進(jin)行(xing)布(bu)圖(tu)規(gui)劃(hua)。布(bu)圖(tu)規(gui)劃(hua)有(you)助(zhu)於(yu)劃(hua)分(fen)電(dian)路(lu)的(de)功(gong)能(neng)分(fen)區(qu)，同(tong)時(shi)不(bu)需(xu)要(yao)不(bu)斷(duan)地(di)移(yi)動(dong)元(yuan)件(jian)。

隨著分區一一確定
，就該開始擺放器件了：

● 高速器件擺放準則

● 在參考平麵上為清晰的信號返回路徑留出空間。

● 為密集的數據和存儲器總線布線留出布線通道的間距。

● 避免將元件擺放在模擬和數字電路彼此交錯的區域。

● 元件擺放的位置要確保高速信號路徑較短。

● 信號路徑可以包括路徑內的多個器件

，要根據原理圖中的布局來擺放。

● 模擬元件應盡可能地擺放在一起，以減少它們的走線長度。

圖3

模擬和電源器件的擺放

前文提到，在製定器件擺放計劃的同時，應一同規劃電源分配網絡 (PDN)。接下來
，我們來了解一些 PDN 的設計建議。

電源分配網絡 (PDN) 設計

在高速電路板中，精心設計 PDN 對(dui)電(dian)路(lu)板(ban)的(de)最(zui)終(zhong)電(dian)氣(qi)性(xing)能(neng)至(zhi)關(guan)重(zhong)要(yao)。如(ru)果(guo)沒(mei)有(you)清(qing)晰(xi)的(de)信(xin)號(hao)返(fan)回(hui)路(lu)徑(jing)，電(dian)路(lu)板(ban)可(ke)能(neng)會(hui)產(chan)生(sheng)大(da)量(liang)的(de)噪(zao)聲(sheng)，導(dao)致(zhi)產(chan)生(sheng)錯(cuo)誤(wu)的(de)信(xin)號(hao)，幹(gan)擾(rao)電(dian)路(lu)的(de)正(zheng)常(chang)運(yun)行(xing)。還(hai)可(ke)能(neng)導(dao)致(zhi)其(qi)他(ta)信(xin)號(hao)完(wan)整(zheng)性(xing)問(wen)題(ti)
，如(ru) EMI hejiedifandan。zaicankaopingmianshangzhaobudaoqingxifanhuilujingdefanhuixinhao，zuizhongkenenghuiouhedaorenhetamenkeyizhaodaodefanhuilujingshang，qizhongyebaokuoqitazouxian。zhezhongwuyideouhejiangchanshenggongmodianliu，gongmodianliukenenghuichanshengdiancifushe，bingdailaiewaidezaosheng。

為了避免這些問題，以下是一些 PDN 設計建議：

● 使用一個連續的接地平麵，不要分割接地平麵

● 使用器件擺放分區來分離數字和模擬電路，而不是分割接地平麵。

● 在zai對dui高gao速su傳chuan輸shu線xian進jin行xing布bu線xian時shi


，確que保bao它ta們men在zai相xiang鄰lin的de接jie地di平ping麵mian上shang有you一yi條tiao清qing晰xi的de信xin號hao返fan回hui路lu徑jing。在zai較jiao高gao的de速su度du和he頻pin率lv下xia，會hui自zi然ran而er然ran地di在zai走zou線xian周zhou圍wei形xing成cheng返fan回hui路lu徑jing
，因yin此ci很hen容rong易yi規gui劃hua。

● 謹慎對待可能阻擋接地平麵的電路板特征

● 在一個集中的區域內有太多的過孔
、電路板切口或其他障礙物
，會破壞參考平麵上的清晰返回路徑。

● 避免在鄰近接地平麵有空隙的位置布設高速傳輸線。

具有多個電源連接的大引腳數高密度器件

● 處理器、存儲器和其他大引腳數的高密度器件使用許多電源引腳來滿足其巨大的電源需求。

● 在這些連接中，每一個連接都需要一個盡可能靠近電源引腳的旁路電容，以獲得最佳的電源濾波效果。

圖4

高速布線示例
，可以看到走線經過了調整

一旦電路板的網絡連接和 PDN 實現了最佳配置，就可以開始布線了。

高速走線布線技巧

當(dang)電(dian)路(lu)板(ban)上(shang)的(de)器(qi)件(jian)布(bu)置(zhi)妥(tuo)當(dang)時(shi)，設(she)計(ji)將(jiang)有(you)一(yi)個(ge)基(ji)本(ben)的(de)模(mo)板(ban)
，表(biao)明(ming)走(zou)線(xian)應(ying)該(gai)如(ru)何(he)布(bu)置(zhi)。不(bu)過(guo)需(xu)要(yao)注(zhu)意(yi)
，我(wo)們(men)很(hen)可(ke)能(neng)仍(reng)然(ran)要(yao)移(yi)動(dong)元(yuan)件(jian)

，以(yi)完(wan)善(shan)和(he)調(tiao)整(zheng)布(bu)線(xian)——就像在任何 PCB 設計中一樣。

高速布線指南

● 確保充分遵循線長、匹配長度、寬度

、間距、層、受阻抗控製的布線參數、差分對
、走線調整和過孔分配的設計規則和約束條件。

● 根據獨特的布線需求
，設置任何必要的區域規則
，並留出禁止布線區域。

● 除了特定的布線拓撲結構和測量長度外
，盡量讓布線盡可能短且直接。

● 不要在接地平麵的空隙或斷開處布線。這可能會破壞信號的清晰返回路徑

，並有可能造成前麵討論的信號完整性問題。

● 當對高速信號進行布線時，要確保它們在相鄰的接地平麵上有一個清晰的信號返回路徑。

● 對於敏感的信號（如時鍾線和差分對），確保它們與其他布線之間留有額外的間隙，通常是標準走線寬度的三倍。

● 確保將高速傳輸線布設到它們被分配的層上
，以保證它們在相鄰參考平麵上的返回路徑。

● 避(bi)免(mian)通(tong)過(guo)高(gao)速(su)傳(chuan)輸(shu)線(xian)改(gai)變(bian)層(ceng)的(de)屬(shu)性(xing)，但(dan)如(ru)果(guo)非(fei)要(yao)這(zhe)樣(yang)做(zuo)

，要(yao)盡(jin)量(liang)使(shi)它(ta)們(men)與(yu)同(tong)一(yi)接(jie)地(di)平(ping)麵(mian)相(xiang)鄰(lin)，以(yi)獲(huo)得(de)信(xin)號(hao)返(fan)回(hui)路(lu)徑(jing)。如(ru)果(guo)層(ceng)的(de)過(guo)渡(du)段(duan)比(bi)層(ceng)對(dui)更(geng)遠(yuan)，就(jiu)在(zai)信(xin)號(hao)過(guo)孔(kong)旁(pang)邊(bian)使(shi)用(yong)一(yi)個(ge)接(jie)地(di)過(guo)孔(kong)作(zuo)為(wei)返(fan)回(hui)路(lu)徑(jing)的(de)過(guo)渡(du)。

● 謹慎對待相互平行的高速傳輸線
，因為它們可能產生串擾。

● 注意層與層之間垂直方向的串擾
，其間距可能比同一層上並排的兩條走線要小。

● 在模擬布線中使用更寬的走線。

● 選擇較寬的網格來放置過孔，為最大數量的布線通道規劃過孔逃逸。

● 盡量減少過孔的使用以減少電感
，或者使用盲孔、埋孔或微孔。

● 注意不要在分散過孔密集的區域阻斷接地平麵上的返回路徑。

本文列出的高速 PCB 的設計準則遠非詳盡無遺，但已足夠幫助我們開始著手高速 PCB 設計。另外
，記得要充分使用 CAD 工具的功能。除了上文已經談到的設計規則和約束條件外，Cadence PCB 設計工具還有許多其他高效功能助力高速設計，如：

● 動態背鑽：背鑽信息跟隨設計，實時更新。設計調整後
，無需手動更新背鑽信息。

● 微孔檢查：設定激光孔相關的設計規則
，確保HDI設計高質量交付。

● 參數化高速結構：

    ● 無需繁瑣選擇高速結構要素
，輸入參數即可生成所需高速結構；

    ● 在設計中

，像使用過孔一樣使用高速結構（替換、在Constraint Manager中設定）。

● 3D Canvas：讓設計者看到PCB實體，眼前展示的是組裝完成的PCB。

● DFM/DFA設計：不同區域設置不同的DFM/DFA規則。

● Allegro Constraint Compiler：將設計指南轉換為設計規則，實現規則同源
，幫助設計者快速準確複用規則。

（來源：Cadence楷登PCB及封裝資源中心）

推薦閱讀：

固定比率轉換器在大功率供電係統中的作用

使用固態鋰微電池為下一代可穿戴設備和耳戴式設備提供動力

攻克汽車成像演進難點

整合ADC的一種簡易測試方法

用PLC實現步進電機的直接控製