一顆小小的退耦電容，引發的糾結，首先來說說退耦電容的布局布線
，下圖中a-e都不對?是由哪些因素引起的呢？

 

 

如上圖，這種位置的電容
，一般有兩個作用。

 

一是為IC電源提供瞬間工作所需的大電流(也有的叫旁路)

 

二是作為一種去耦的作用，即抑製IC內部的雜訊如振蕩器的多次諧波傳到電源裏而幹擾其它電路的，也就是說雜訊不要傳遞到電源層或地層。

 

不過在此圖中已經標注了此電容為去耦電容。

 

對於第一種情況，不一定非要經過電容後，才接到IC的電源或地引腳，但要盡量的靠近。典型的例子是BGA封的去耦合電容，一般都放在背麵。盡量靠近的情況下
，也要注意電容到電源和地平麵的布線
，越短、越粗越好;否則會引入布線電感。因瞬時電源的補給也是找最短阻抗路徑的，過大的分布電感會帶來不利因素。

 

對於第二種情況
，IC的電源先經過電容後，再接到電源或地層
，這是最好的，這樣雜信先由電容去掉了，就不會到電源或地層上了。

 

圖中a到e裏，噪聲從的地線和電源線出來的後，在到達這個退耦電容之前已經通過過孔的支路跑到其它電路裏去了，圖中的f的走法比較好。也不是說不這樣走線就一定就會出問題一定就不行了
，比實際pcb走線的時候由於各種客觀原因不一定能完全滿足這個走線標準，隻能說盡量按圖中f的方式來。

 

另(ling)外(wai)再(zai)這(zhe)種(zhong)情(qing)況(kuang)
，尤(you)其(qi)要(yao)注(zhu)意(yi)不(bu)要(yao)在(zai)布(bu)線(xian)中(zhong)引(yin)入(ru)過(guo)大(da)的(de)電(dian)感(gan)，因(yin)高(gao)頻(pin)雜(za)信(xin)，及(ji)其(qi)高(gao)次(ci)諧(xie)波(bo)

，其(qi)頻(pin)率(lv)都(dou)很(hen)高(gao)，而(er)在(zai)高(gao)頻(pin)下(xia)，小(xiao)小(xiao)的(de)電(dian)感(gan)都(dou)會(hui)帶(dai)來(lai)較(jiao)大(da)的(de)阻(zu)抗(kang)
，至(zhi)高(gao)頻(pin)雜(za)信(xin)不(bu)能(neng)由(you)電(dian)容(rong)低(di)阻(zu)地(di)耦(ou)合(he)到(dao)地(di)，從(cong)麵(mian)降(jiang)低(di)了(le)去(qu)耦(ou)效(xiao)果(guo)。

 

再來說說退偶電容為何大都取值104電容?

 

這叫去耦而非濾波
，用於對付電源回路中的高頻噪聲。對於常規低速數字電路和一般模擬電路而言，其工作頻率不算高，104電容的頻譜特性已經可以滿足
，而頻譜特性可以滿足時，容量越大越好，所以這些電路多用104的去耦電容。不過容量越大的電容，其ESL也越大，高頻特性也就越不好，高頻電路去耦時就需要用到小容量的去耦電容，對於GHz級的電路，去耦電容甚至需要用到10pF量級的，這時往往采用多種不同容量的電容並聯來去耦。

 

還(hai)可(ke)以(yi)引(yin)申(shen)到(dao)各(ge)種(zhong)電(dian)路(lu)上(shang)各(ge)個(ge)節(jie)點(dian)的(de)電(dian)容(rong)，對(dui)於(yu)電(dian)容(rong)取(qu)值(zhi)可(ke)以(yi)不(bu)用(yong)去(qu)關(guan)心(xin)去(qu)耦(ou)和(he)濾(lv)波(bo)的(de)區(qu)別(bie)。這(zhe)個(ge)是(shi)去(qu)耦(ou)電(dian)容(rong)也(ye)好(hao)，濾(lv)波(bo)電(dian)容(rong)也(ye)好(hao)，是(shi)為(wei)了(le)濾(lv)除(chu)電(dian)源(yuan)上(shang)的(de)噪(zao)聲(sheng)的(de)。

 

 

對於音頻等低頻，一般需要再並聯更大容量的電解電容。

 

對於數字電路，104就可以了。

 

對於高頻電路，一般需要104、102、100P、10P等多個電容並聯。

 

和電容的等效電路有關
，和頻率有關。比如39P適合900MHz，10P適合1800MHz。