從一塊白板開始，首先將DAC視作一個模塊。噪聲可能來自內部，因為任何實際元器件都會產生某種噪聲；也可能來自外部噪聲源。外部噪聲源可通過DAC的任何外部的任何外部任意連接，包括電源、時鍾和數字接口等，進入其中。圖1顯示了這些可能性。下麵將對每一種可能的噪聲嫌疑對象分別進行研究，以了解其重要性。

 

圖1.DAC相位噪聲來源

 

首先討論數字接口
，它恰好是最容易處理的。數字I/O負責接收要在模擬域中輸出的數字采樣信號。眾所周知，如眼圖所示，數字電路和收到的波形多含噪聲。由此看來，相應的問題是：是否所有這種噪聲和活動都能滲入DAC內部的不同區域且表現為相位噪聲

？當然
，數字接口可能在別處引起噪聲，但這裏關心的是相位噪聲。

 

為了證明I/O是否需要關切，我們比較了 AD9162 係列高速DAC器件開啟和關閉數字接口兩種情況下的相位噪聲。無數字接口時
，器件的NCO模式內部生成波形

，DAC事實上變成DDS發生器。圖2顯示了實驗結果。

 

圖2.不同插值時的相位噪聲

 

相(xiang)位(wei)噪(zao)聲(sheng)的(de)峰(feng)值(zhi)會(hui)根(gen)據(ju)接(jie)口(kou)的(de)具(ju)體(ti)情(qing)況(kuang)發(fa)生(sheng)變(bian)化(hua)。現(xian)在(zai)我(wo)們(men)感(gan)興(xing)趣(qu)的(de)是(shi)

，噪(zao)聲(sheng)和(he)所(suo)有(you)曲(qu)線(xian)在(zai)彼(bi)此(ci)之(zhi)上(shang)。因(yin)此(ci)，對(dui)於(yu)這(zhe)個(ge)產(chan)品(pin)線(xian)，盡(jin)管(guan)由(you)於(yu)係(xi)統(tong)要(yao)求(qiu)可(ke)能(neng)要(yao)注(zhu)意(yi)雜(za)散(san)，但(dan)接(jie)口(kou)不(bu)是(shi)問(wen)題(ti)。發(fa)現(xian)接(jie)口(kou)無(wu)需(xu)擔(dan)心(xin)之(zhi)後(hou)，我(wo)們(men)感(gan)興(xing)趣(qu)的(de)下(xia)一(yi)個(ge)方(fang)麵(mian)是(shi)時(shi)鍾(zhong)。

 

時鍾

 

DAC時鍾是DAC中產生相位噪聲的首要原因。此時鍾決定何時發送下一樣本，故相位（或時序）中的任何噪聲都會直接影響輸出的相位噪聲，如圖3所suo示shi。此ci過guo程cheng可ke以yi視shi作zuo各ge相xiang繼ji離li散san值zhi與yu一yi個ge矩ju形xing函han數shu相xiang乘cheng，其qi時shi序xu由you時shi鍾zhong定ding義yi。在zai頻pin域yu中zhong
，乘cheng法fa轉zhuan換huan為wei卷juan積ji運yun算suan。結jie果guo

，期qi望wang的de頻pin譜pu被bei時shi鍾zhong相xiang位wei噪zao聲sheng所suo破po壞huai，如ru圖tu4所示。但是，確切的關係並不是顯而易見的。下麵將給出簡明推導。

 

圖3.時鍾與相位噪聲的相關性

 

圖4.相位噪聲卷積

 

獲取時鍾和輸出的時間快照
，圖5顯示了一個波形實例。其目的是求出時鍾和輸出的噪聲幅度之比

，如圖6中的紅色箭頭所示：可以畫直角三角形，雖然任一邊長都不知道，但兩個三角形有共同的水平邊。

 

圖5.波形快照

 

圖6.相位噪聲關係

 

設斜率為相應波形的導數，根據幾何可得出以下等式：

 

 

針對DAC噪聲重新整理，得出下式：

 

 

我們常常對正弦或接近正弦的DAC輸出和時鍾波形感興趣
，所以上述結果可進一步簡化。如果這一假設不成立，則仍應使用上式。

 

 

重新整理後得到：

 

 

注zhu意yi，噪zao聲sheng關guan係xi等deng同tong於yu相xiang對dui於yu相xiang應ying波bo形xing幅fu度du的de關guan係xi

，因yin此ci可ke以yi將jiang其qi簡jian潔jie地di歸gui納na為wei相xiang對dui於yu載zai波bo的de關guan係xi。另ling外wai，通tong過guo使shi用yong對dui數shu單dan位wei，我wo們men得de到dao下xia式shi： 

 

 

根據信號頻率與時鍾頻率之比，相對於載波的噪聲放大或縮小。信號頻率每降低一半
，噪聲改進6 dB。研(yan)究(jiu)幾(ji)何(he)圖(tu)像(xiang)可(ke)知(zhi)這(zhe)是(shi)合(he)理(li)的(de)，因(yin)為(wei)下(xia)麵(mian)的(de)三(san)角(jiao)形(xing)會(hui)變(bian)得(de)更(geng)尖(jian)銳(rui)，垂(chui)直(zhi)邊(bian)會(hui)縮(suo)小(xiao)。還(hai)應(ying)注(zhu)意(yi)，如(ru)果(guo)噪(zao)聲(sheng)以(yi)相(xiang)同(tong)幅(fu)度(du)提(ti)高(gao)，則(ze)提(ti)高(gao)時(shi)鍾(zhong)幅(fu)度(du)不(bu)會(hui)改(gai)善(shan)相(xiang)位(wei)噪(zao)聲(sheng)。

 

為了證明這一點
，可通過調製輸入DAC的時鍾來模擬相位噪聲。圖7顯示5 GHz DAC時鍾上有100 kHz的輕度相位調製。其上還繪出了500 MHz和1 GHz的輸出頻譜。信號音確實遵循了這種關係。從5 GHz時鍾到500 MHz DAC輸出觀測到20 dB降幅，從500 MHz輸出到1 GHz輸出觀測到6 dB增幅。

 

圖7.帶100 kHz相位調製的時鍾輸出相位噪聲.

 

精密受控的實驗固然好
，但我們關心的是實際噪聲。用寬帶頻率合成器 ADF4355 代替發生器，圖8顯示了新時鍾源的相位噪聲曲線，對應的DAC輸出為時鍾頻率的½和¼。噪聲特性得到保留，每次降低6 dB。應注意，PLL未針對最佳相位噪聲而優化。目光敏銳的讀者會注意到，在小偏移處有一些預期偏差，但這是不同基準源引起的正常現象。

 

圖8.采用寬帶頻率合成器時鍾源時的DAC輸出相位噪聲

 

另一個需要探討的方麵是輸入功率與噪聲的"無關性"。隻有噪聲功率與載波的差異才是重要的。這意味著，直接放大時鍾信號是沒有益處的。圖9說明情況確是如此。唯一的變化是噪底略有提高，這要歸因於信號發生器。這一看法僅在合理範圍內有效；在某一特定點
，時鍾的貢獻會變得非常弱，以致於其他因素（如時鍾接收器噪聲）開始占主導地位。

 

圖9.相位噪聲與輸入功率的關係

 

最後簡單說明一下新采樣方案2× NRZ。AD9164 DAC係列器件引入了這種新采樣模式
，在時鍾的上升沿和下降沿均可轉換采樣數據。不過，盡管有這些變化，相位噪聲特性卻保持不變。圖10比較了原NRZ模(mo)式(shi)和(he)這(zhe)一(yi)新(xin)模(mo)式(shi)。圖(tu)中(zhong)曲(qu)線(xian)表(biao)明(ming)相(xiang)位(wei)噪(zao)聲(sheng)相(xiang)同(tong)，但(dan)可(ke)以(yi)看(kan)到(dao)噪(zao)底(di)有(you)所(suo)上(shang)升(sheng)。這(zhe)一(yi)結(jie)論(lun)的(de)前(qian)提(ti)是(shi)上(shang)升(sheng)沿(yan)和(he)下(xia)降(jiang)沿(yan)的(de)噪(zao)聲(sheng)特(te)性(xing)相(xiang)同(tong)，對(dui)大(da)多(duo)數(shu)振(zhen)蕩(dang)器(qi)而(er)言(yan)這(zhe)一(yi)前(qian)提(ti)確(que)實(shi)成(cheng)立(li)。

 

圖10.相位噪聲和2× NRZ

 

電源

 

噪(zao)聲(sheng)的(de)下(xia)一(yi)個(ge)可(ke)能(neng)進(jin)入(ru)點(dian)是(shi)電(dian)源(yuan)。芯(xin)片(pian)上(shang)的(de)所(suo)有(you)電(dian)路(lu)都(dou)必(bi)須(xu)通(tong)過(guo)某(mou)種(zhong)方(fang)式(shi)供(gong)電(dian)
，這(zhe)就(jiu)給(gei)噪(zao)聲(sheng)傳(chuan)播(bo)到(dao)輸(shu)出(chu)提(ti)供(gong)了(le)很(hen)多(duo)機(ji)會(hui)。具(ju)體(ti)機(ji)製(zhi)取(qu)決(jue)於(yu)電(dian)路(lu)，不(bu)過(guo)下(xia)麵(mian)著(zhe)重(zhong)指(zhi)出(chu)了(le)幾(ji)種(zhong)可(ke)能(neng)性(xing)。DAC輸出端通常由電流源和MOS開關組成，開關引導電流通過正引腳或負引腳（圖11）。顯xian然ran
，電dian流liu源yuan從cong外wai部bu電dian源yuan獲huo得de功gong率lv，任ren何he噪zao聲sheng都dou會hui反fan映ying為wei電dian流liu波bo動dong。噪zao聲sheng可ke以yi經jing過guo開kai關guan到dao達da輸shu出chu端duan，但dan這zhe僅jin解jie釋shi了le基ji帶dai直zhi接jie耦ou合he。要yao貢gong獻xian相xiang位wei噪zao聲sheng，此ci噪zao聲sheng必bi須xu上shang混hun頻pin到dao載zai波bo頻pin率lv。這zhe一yi過guo程cheng是shi通tong過guo開kai關guanMOSFET完(wan)成(cheng)的(de)，其(qi)充(chong)當(dang)平(ping)衡(heng)混(hun)頻(pin)器(qi)。噪(zao)聲(sheng)的(de)另(ling)一(yi)路(lu)徑(jing)是(shi)通(tong)過(guo)上(shang)拉(la)電(dian)感(gan)

，其(qi)從(cong)供(gong)電(dian)軌(gui)設(she)置(zhi)直(zhi)流(liu)偏(pian)置(zhi)，這(zhe)裏(li)存(cun)在(zai)的(de)任(ren)何(he)噪(zao)聲(sheng)都(dou)會(hui)流(liu)到(dao)晶(jing)體(ti)管(guan)。這(zhe)種(zhong)波(bo)動(dong)會(hui)改(gai)變(bian)其(qi)工(gong)作(zuo)條(tiao)件(jian)，如(ru)源(yuan)漏(lou)電(dian)壓(ya)和(he)電(dian)流(liu)源(yuan)負(fu)載(zai)等(deng)
，引(yin)起(qi)電(dian)流(liu)變(bian)化(hua)，從(cong)而(er)又(you)一(yi)次(ci)上(shang)混(hun)頻(pin)到(dao)RF信號。一般來說，如果開關切換能能夠把噪聲混頻到目標信號， 這些開關電路都是電源噪聲在輸出信號中的相位噪聲的貢獻者。

 

圖11.DAC電流源

 

jianyusuoyouzhexiedianluhehunpinxianxiang，yaokuaisumonisuoyouzhexiexingweishixiangdangkunnande。xiangfan
，duiqitamonimokuaidetexingfenxikeyigeiwomendailaiyixieqifa。wenyaqi
、運算放大器和其他IC會規定電源抑製比。電源抑製性能衡量負載對電源變化的靈敏度，可用於這裏的相位噪聲分析。然而


，使用的不是抑製比
，而是調製比：電源調製比(PSMR)。傳統PSRR方法對基帶應用中的DAC仍然有用，但與此處無關。下一步是獲得具體數據。

 

測量PSMR要求調製待研究的供電軌。典型設置見圖12。dianyuantiaozhitongguoyigechazaiwenyaqiyufuzaizhijiandeouhedianluhuode，diejiashangyigeyouxinhaofashengqichanshengdezhengxianxinhao。ouhedianludeshuchutongguoyigeshiboqijiankong
，yizhaochushijidianyuantiaozhi。zuizhongdedaodeDAC輸出饋入一個頻譜分析儀。PSMR等於從示波器發現的電源交流分量與載波周圍的調製邊帶電壓之比。

 

圖12.PSMR測量

 

存在多種不同的耦合機製。ADI公司應用工程師Rob Reeder在應用筆記 MS-2210 中解釋了如何利用LC電路來測量ADC的PSMR。其他選項包括電源運算放大器、變壓器或專用調製電源。這裏使用的方法是變壓器。建議使用高匝數比以降低信號發生器的源阻抗。圖14顯示了典型測量結果。

 

采用1:100匝數比的電流檢測變壓器和函數發生器，1.2 V時鍾電源用500 kHz信號調製，所得峰峰值電壓為38 mV。DAC時鍾速度為5 GSPS。所得輸出在一個滿量程1 GHz
、–35 dBm載波上引起邊帶。將功率轉換為電壓
，然後利用調製電源電壓求比值
，所得PSMR為–11 dB。

 

圖13.時鍾電源調製

 

圖14.調製邊帶

 

執行單個數據點
，可以在多個頻率上進行掃描。但是
，AD9164 DAC總共包含8個電源。一種方案是測量所有電源
，但我們可以把重點放在最敏感的電源上：AVDD12、AVDD25
、VDDC12和VNEG12。某些電源（如SERDES）與本分析無關，故不包括在內。掃描多個頻率和電源，結果總結於圖15中。

 

圖15.掃描頻率測得的電源PSMR

 

時鍾電源是最為敏感的供電軌，然後是負1.2 V和2.5 V模擬電源

，1.2 V模擬電源則不是很敏感。加以適當考慮的話
，1.2 V模擬電源可由開關穩壓器供電，但時鍾電源完全相反：它需要由超低噪聲LDO提供以獲得最優性能。

 

PSMR隻能在一定頻率範圍內測量。下限受衰減的磁耦合限製。所選變壓器的截止頻率較低，約為數十kHz。在上限
，去耦電容會降低負載阻抗，導致供電軌越來越難以驅動。隻要功能不受影響
，為了測試目的可以移除一些電容。

 

使用PSMR之前，應注意幾點。不同於PSRR
，PSMR取決於波形功率或數字倒退（後者就DAC而言）。信號功率越低，則邊帶越低，比例關係為1:1。但dan是shi，回hui退tui回hui退tui倒dao退tui對dui設she計ji人ren員yuan無wu益yi

，因yin為wei邊bian帶dai相xiang對dui於yu載zai波bo是shi恒heng定ding的de。第di二er點dian是shi與yu載zai波bo頻pin率lv的de相xiang關guan性xing。載zai波bo掃sao描miao顯xian示shi，在zai較jiao高gao頻pin段duan時shi性xing能neng會hui以yi不bu同tong速su率lv發fa生sheng線xian性xing衰shuai減jian。有you意yi思si的de是shi，供gong電dian軌gui越yue敏min感gan，斜xie率lv越yue陡dou。例li如ru，時shi鍾zhong電dian源yuan的de斜xie率lv為wei–6.4 dB/倍頻程，而負模擬電源的斜率為–4.5 dB/倍頻程。采樣速率也會影響PSMR。最後，PSMR僅提供相位噪聲貢獻的上限，因為它並未與同時產生的幅度噪聲區分開來。

 

圖16.電源PSMR與信號頻率的關係

 

考慮到這些不同的噪聲要求，考察不同電源方案有助於理解電源 對相噪的影響。LDO是久經考驗的穩壓器
，尤其適合用來實現最佳 噪聲性能。然而
，不是任何LDO都行。圖17中的15002C曲線顯示了 AD9162 DAC初始評估板的相位噪聲。DAC輸出設置為3.6 GHz，DAC 時鍾速度為4 GHz，來自Wenzel時鍾源。在1 kHz到100 kHz的相位噪 聲高原上
，占主導地位的疑似時鍾電源噪聲： ADP1740 LDO。利用此LDO的頻譜噪聲密度曲線和DAC PSMR測量結果（圖16），也可以計算其貢獻並繪出曲線，如圖17所(suo)示(shi)。雖(sui)然(ran)因(yin)為(wei)外(wai)推(tui)而(er)沒(mei)有(you)精(jing)確(que)對(dui)齊(qi)
，但(dan)計(ji)算(suan)得(de)到(dao)的(de)點(dian)與(yu)實(shi)測(ce)噪(zao)聲(sheng)是(shi)合(he)理(li)對(dui)齊(qi)的(de)
，證(zheng)實(shi)了(le)時(shi)鍾(zhong)電(dian)源(yuan)對(dui)噪(zao)聲(sheng)的(de)影(ying)響(xiang)。在(zai)電(dian)源(yuan)解(jie)決(jue)方(fang)案(an)的(de)重(zhong)新(xin)設(she)計(ji)中(zhong)，此(ci)LDO被更低噪聲的 ADP1761取代。在某些偏移處噪聲降低多達10 dB
，接近時鍾的貢獻(15002D)。

 

圖17.AD9162評估板噪聲

 

噪聲不僅會因為穩壓電源的器不同而大不相同

，而且可能受到輸出電容、輸出電壓和負載影響。應當仔細考慮這些因素，尤其是對於敏感的供電軌。另一方麵

，根據整體係統要求，LDO不一定需要。

 

通過適當的LC濾波，開關穩壓器可提供電源，從而簡化電源解決方案。同LDO一樣，從穩壓器NSD開始，並相應地展開設計。但由於采用LClvboqi，suoyiyingzhuyichuanlianxiezhen。bujinshunbianhuibiandenanyijiayu，erqiexiezhenpinlvfujinkenengchuxiandianyazengyi，tigaogongdianguizaoshenghexiangweizaosheng。xiezhenketongguoduidianlujiangdiQ值——給電路增加損耗性元件，加以控製。下圖顯示了來自另一個設計的例子

，其采用AD9162 DAC。

 

在該設計中
，時鍾電源也是由ADP1740 LDO提供高
，但其後接一個LC濾波器。原理圖顯示了所考慮的濾波器
，RL模型表示電感，RC模型表示主濾波電容(C1+R1)。濾波器響應如圖20所示，特征諧振用紅線表示。正如所料，此濾波器的跡象特征出現在相位噪聲響應中，即圖21中的藍色曲線。由於濾波作用
，100 kHz附近的噪聲趨穩，隨後急劇下降。幸運的是，LC濾lv波bo器qi峰feng化hua不bu夠gou嚴yan重zhong，未wei引yin起qi明ming顯xian的de尖jian峰feng
，但dan濾lv波bo器qi仍reng可ke改gai善shan。這zhe裏li采cai用yong的de方fang案an是shi再zai增zeng加jia一yi個ge較jiao大da電dian容rong和he一yi個ge適shi當dang的de串chuan聯lian電dian阻zu，用yong來lai消xiao耗hao能neng量liang。圖tu中zhong所suo示shi的de串chuan聯lian電dian路lu由you22 μ‎F電容和100 mΩ電阻組成
，它使響應平穩很多（藍色曲線）。最終結果是此頻率偏移附近的相位噪聲得到改善，參見圖21中的黃色曲線。

 

圖18.LC濾波器和去Q網絡

 

圖19.LC濾波器響應

 

圖20.相位噪聲響應

 

最後需要分析的噪聲源是器件本身的相位噪聲。AD9164 DAC係列器件的相位噪聲非常低

，難以量化。消除所有預期噪聲源後，殘餘噪聲來自DAC
，如圖22所示。圖中也顯示了仿真的相位噪聲曲線，其與測量結果相當吻合。在某些區域，時鍾相位噪聲仍占主導地位。

 

圖21.AD9162相位噪聲

 

結語

 

麵對上文討論的所有噪聲源，設計人員可能會茫然不知所措。一種簡單的做法是采取某種"推薦解決方案"；但對任何具體設計要求而言
，這都是次優做法。與RF信號鏈和精密誤差預算類似

，設計過程中可以使用相位噪聲預算。利用時鍾源相位噪聲
、各供電軌的PSMR結果、LDO噪聲特性和DAC設置，可以計算並優化各噪聲源的噪聲貢獻。圖22顯示了一個預算示例。正確考慮所有噪聲源
，便可分析和管理相位噪聲，並確保信號鏈設計一次成功。

 

圖22.相位噪聲預算示例

 

參考電路

 

Brannon，Brad。應用筆記AN-756，采樣係統以及時鍾相位噪聲和抖動的影響。ADI公司，2004。

 

Reeder, Rob。 "高速ADC的電源設計." ADI公司，2012年2月。

 

推薦閱讀：