【導讀】分析了高速數據采集係統對采樣時鍾抖動的要求，給出了時鍾相位噪聲和時鍾抖動的轉換關係；采用HITTITE的HMC1035LP6GE頻率綜合芯片作為主芯片，設計了時鍾生成電路，2 500 MHz輸出時鍾抖動測量值90 fs（整數工作模式，輸入頻率100 MHz，鑒相頻率100 MHz，環路濾波帶寬127 kHz，積分區間［10 kHz，10 MHz］）。對比時鍾生成電路在各種工作模式下的性能
，給出了對應的設計指南。

引 言

近些年來，國內對高速數據采集係統的研究如火如荼
，取得很多的成果。在高速數據采集係統中，有幾個性能經常被比較提出，包括：模擬輸入帶寬
、采樣率、分辨率
、有效位和存儲深度等
，前4個指標主要由數據采集係統前端來決定（數字增強型的輸入帶寬
、數字增強型的分辨率和數字增強型的有效位不在討論之列）。數據采集係統的前端主要包括了前端模擬信號調理電路、模擬數字轉換器（Analog to digital converter, ADC）

、超低抖動時鍾產生電路等。

目前，很多應用場合都使用具有高采集率
、高分辨率的ADC，為充分利用ADC的帶寬
、采樣率
、分辨率和有效位等性能
，必須為ADC選擇極低噪聲的模擬信號調理電路、超低抖動的時鍾產生電路和超低紋波電源產生電路等。以下將重點討論ADC的有效位指標，影響ADC的有效位（Effective number of bits，ENOB）的因素很多
，包括ADC自身因素（ADC的孔徑抖動（Aperture jitter）、ADC的量化噪聲（Quantization noise）、ADC的非線性等、模擬輸入信號噪聲
、采樣時鍾抖動、電源紋波噪聲等
，信噪比（Signal to noise ration, SNR）具體可參考式（1），該公式的描述中未體現電源紋波噪聲，或者已經將電源紋波噪聲等效在其他因素中^[1⁃5]。

式中：f_in為滿量程（ADC輸入量程）模擬輸入的標準正弦波頻率；t_jrms為ADC的孔徑抖動和采樣時鍾抖動的均方根值；ε為ADC的非線性，包含了積分非線性和微分非線性；N為ADC量化位數；V_NOISErms為模擬輸入噪聲。在模擬輸入滿量程（不考慮幅度修正問題）且t_jrms=0、ε=0、V_NOISErms=0的情況下

，僅考慮ADC量化噪聲貢獻，得到ADC的理想信噪比為

式中信納比(Signal to noise and distortion ratio
， SINAD)為信號功率與噪聲
、諧波功率之比
；ENOB為ADC的實際有效位數。

在模擬輸入滿量程且ε=0、V_NOISErms=0的情況下，將量化噪聲等效到t_jrms中，得到僅由抖動貢獻的SINAD（如式（3））^[6]。此處亦可以考慮成將其餘因素全部等效為抖動t_jrms的貢獻，則

在模擬輸入滿量程且t_jrms=0、V_NOISErms=0的情況下，將量化噪聲等效到ε中，得到僅由非線性動貢獻的SINAD（如式（4））。此處亦可以考慮成，將其餘因素全部等效為非線性ε的貢獻。

可以看到， f_in
、t_jrms、ε、V_NOISErms與外部輸入相關，可以通過降低采樣時鍾抖動、降低電源噪聲和提高模擬輸入信號品質等途徑，提高ADC的有效位數ENOB^[7]。應用舉例：在輸入信號頻率 f_in=125 MHz且要求ADC有效位ENOB=10 bits情況下
，根據式（2，3）得到：等效抖動t_jrms=1.02 ps，此處的等效抖動包括了ADC的自身因素和各種外界因素的貢獻，實際對采樣時鍾抖動的要求更高。若在輸入信號頻率 f_in=125 MHz且要求ADC有效位ENOB=14 bits情況下，根據式（2）和式（3）得到：等效抖動t_jrms=64 fs。可以看出，對於高頻輸入模擬信號且高有效位的ADC設計，低抖動的時鍾設計是一個關鍵
，降低采樣時鍾抖動
，不僅能夠提高ADC有效位ENOB，還能夠提高ADC的模擬輸入帶寬^[8]。

1 時鍾相位噪聲和時鍾抖動

數(shu)據(ju)采(cai)集(ji)係(xi)統(tong)中(zhong)經(jing)常(chang)提(ti)到(dao)的(de)時(shi)鍾(zhong)相(xiang)位(wei)噪(zao)聲(sheng)和(he)時(shi)鍾(zhong)抖(dou)動(dong)指(zhi)標(biao)，兩(liang)者(zhe)是(shi)同(tong)一(yi)項(xiang)時(shi)鍾(zhong)性(xing)能(neng)在(zai)頻(pin)域(yu)和(he)時(shi)域(yu)的(de)不(bu)同(tong)表(biao)現(xian)形(xing)式(shi)，本(ben)質(zhi)是(shi)衡(heng)量(liang)時(shi)鍾(zhong)短(duan)期(qi)穩(wen)定(ding)性(xing)的(de)指(zhi)標(biao)。時(shi)鍾(zhong)的(de)長(chang)期(qi)穩(wen)定(ding)性(xing)使(shi)用(yong)頻(pin)率(lv)漂(piao)移(yi)（Frequency drift）來描述
，其短期穩定性使用時鍾抖動（Clock jitter）或者時鍾相位噪聲（ Clock phase noise）來描述^[9⁃11]。

時鍾抖動（Clock jitter）。表示時鍾抖動的方法有多種^[12]：周期抖動（Period jitter）、周期到周期抖動（Cycle to cycle jitter）、時間間隔誤差（Time interval error）等，其中周期抖動比較常見。

相位噪聲。L(f)定義為在1 Hz的帶寬劃分下，頻率f_m處的功率與時鍾中心頻率f₀（亦稱載波頻率f_c）的功率之比，如式（5）
，一般用 dBc/Hz表示^[13]
，有的文獻中將S(f_m)寫成PN(f_m)，其中S代表頻譜（Spectrum）；PN代表相位噪聲，S(f)為時鍾的功率譜密度 (Power spectrum density，PSD)函數，單位為W/Hz。

以下討論的時鍾抖動指的是時鍾周期抖動，將時鍾周期抖動和相位噪聲關聯起來並進行相互轉換，需要借助於相位抖動（Phase jitter）。相位抖動定義為相位噪聲功率譜密度上一定頻帶內的相位噪聲能量總和
，如式（6），單位弧度，式中
，f₁，f₂為頻率積分區間的下限、上限。相位抖動是一個頻域的概念，頻域的相位抖動和時域的周期抖動之間換算關係為

關於相位抖動的頻率積分區間[f₁，f₂]
，理論上講
，積分區間下限f₁應該盡量低，f₁為1 Hz、10 Hz等，帶寬上限應盡量高， f₂為2 f₀、+∞+∞。實際使用時，需要根據應用場合調整頻率積分區間 ^[12]，例如：光纖通道的時鍾抖動的積分區間為[637 kHz,10 MHz]，10 GHz以太網XAUI中時鍾抖動的積分區間為[1.875 MHz,20 MHz]

，SATA/SAS的時鍾抖動的積分區間為[900 kHz,7 MHz]^[14]。

2 時鍾產生電路

根據以上理論分析，為了使ADC芯片可以實現最佳性能，需要為其提供超低抖動的時鍾信號。選用了HITTITE公司（已被ADI收購）的HMC1035LP6GE^[15⁃17]（以下簡稱HMC1035）時鍾產生芯片（或稱為頻率綜合芯片），設計實現了超低抖動時鍾產生電路，主要驗證以下功能：（1）實現整數模式和小數模式下時鍾頻率輸出
，比較兩者的時鍾抖動。（2）整數模式下鑒相頻率（Phase detector frequency, PFD）對輸出時鍾抖動的影響。（3）供電電源對HMC1035輸出的影響等。HMC1035工作在整數模式、50 MHz輸入、2 500 MHz輸出的時鍾抖動典型值為97 fs[12 kHz,20 MHz]，622.08 MHz輸出的時鍾抖動典型值為107 fs[12 kHz,20 MHz]。

圖1為時鍾產生電路的原理圖。高穩參考信號源采用的是Crystek公司的CCHD⁃950⁃25⁃100M：輸出頻率為100 MHz^[18]
，實際測量其時鍾抖動為135 fs[10 kHz,10 MHz]；高速信號扇出芯片采用HITTITE公司的HMC987LP5GE芯片^[19]
，用於低噪聲時鍾分配，可以完成1∶9扇出緩衝器功能。

圖 1 時鍾產生電路原理圖

PCB設計采用了4層板結構：L₁（TOP，Signal）→L₂（GND）→L₃（Power）→L₄（Bottom
，Signal）

，FR⁃4板材
，1.6 mm標準厚度。設計時
，TOP層
、Bottom層走線阻抗控製，單線特征阻抗50 Ω
，差分線特征阻抗100 Ω，Top、Bottom層表麵鋪銅接地。電源設計采用外部電源供電
，分析了2種供電方式對HMC1035輸出頻率的影響。關於高速電路的電源去耦的設計
，有很多專門的文章進行論述^[20⁃23]，這裏不再贅述。

HMC1035窄帶環路濾波的設計關係到PLL的頻率鎖定和時鍾噪聲濾除^[24⁃25]：寬帶濾波器有利於鎖定但不利於濾除噪聲，窄帶濾波器有利於濾除噪聲但不利於鎖定

，最終使用器件手冊上給出的127 kHz的無源四階低通環路濾波器。

需要特別指出的是，在工作時，高速芯片引腳的連接，除了給定的NC引(yin)腳(jiao)可(ke)以(yi)懸(xuan)空(kong)之(zhi)外(wai)，在(zai)芯(xin)片(pian)工(gong)作(zuo)時(shi)需(xu)要(yao)使(shi)用(yong)的(de)引(yin)腳(jiao)，不(bu)推(tui)薦(jian)懸(xuan)空(kong)，引(yin)腳(jiao)一(yi)旦(dan)懸(xuan)空(kong)
，容(rong)易(yi)導(dao)致(zhi)引(yin)腳(jiao)狀(zhuang)態(tai)未(wei)知(zhi)
，影(ying)響(xiang)係(xi)統(tong)的(de)穩(wen)定(ding)。設(she)計(ji)的(de)時(shi)鍾(zhong)產(chan)生(sheng)電(dian)路(lu)實(shi)物(wu)圖(tu)如(ru)圖(tu)2所示。

圖 2 時鍾產生電路實物

3 時鍾電路測試

時鍾抖動測試儀器采用ROHDE&SCHWARZ公司的FSW13頻譜與信號分析儀，采用標準配件，在進行頻譜分析時，積分區間[10 kHz,10 MHz]。

3.1 整數模式和小數模式下的時鍾抖動比較

采用直流電壓源供電，直流電壓源型號Agilent E3631A，通過SPI配置HMC1035芯片，測量HMC1035在整數模式和小數模式輸出時鍾的抖動
，其它工作條件都相同，得到表1。表1中HMC1035 2500 MHz⁃50M Hz⁃integer表示HMC1035頻率綜合芯片工作條件為整數模式、50 MHz鑒相器（Phase detector，PD）頻率、2 500 MHz 壓控振蕩器（Voltage controlled oscillator，VCO）頻率。HMC1035 2 500 MHz⁃50 MHz⁃fractional表示HMC1035頻率綜合芯片工作條件為小數模式、50 MHz PD頻率、2 500 MHz VCO頻率。測量得到高穩參考信號輸出的100 MHz對應的時鍾抖動典型值為135 fs（以下簡稱為100 MHz VCXO jitter）
，高速信號扇出後的100 MHz信號時鍾抖動典型值為152 fs（以下簡稱為HMC987 fanout jitter），以下表1重複部分不再贅述。

表 1 整數模式和小數模式對HMC1035芯片輸出性能的影響

整數模式下鎖相環（Phase lock loop, PLL）的輸出分頻率受限於PD的頻率步進。小數模式的優點在於可以提高PLL的輸出分辨率，顯著改善鎖定時間，但是小數模式下工作的PLL的輸出雜散水平較高，影響時鍾抖動指標。可以看到：小數模式下的輸出時鍾抖動明顯高於整數模式下的輸出時鍾抖動^[26⁃27]。原因在於整數模式下，不使用Σ⁃Δ調製器
，降低了引入的時鍾抖動。按照抖動的平方根值理論

，可以看到Σ⁃Δ調製器的抖動貢獻約為 (123²-98²)^0.5=74 fs（2 500 MHz輸出頻率，單次，未考慮統計漲落）。此處同時給出2 488,622,77.76 MHz的輸出時鍾抖動測量值
，是為了與手冊給出的典型值進行對比。

3.2 整數模式下PD工作頻率對時鍾抖動的影響

采用直流電壓源供電，HMC1035工作在整數模式下，PD工作頻率為100，50

，10
，1 MHz
，測量輸出時鍾抖動性能，結果如表2所示，分析PD工作頻率對輸出時鍾抖動的影響。

表 2 PD工作頻率對HMC1035芯片輸出性能的影響

PD有2個輸入端，一端接參考輸入頻率f_xtal的R分頻，一端接VCO工作頻率f_VCO的N分頻。PD穩定工作在整數模式時，PD無偏置，電流為0，此時，隻需要考慮PD工作頻率f_PD對輸出時鍾抖動的貢獻，f_PD表示為

PD將f_VCO的N分頻的反饋頻率與輸入參考頻率的某一分頻形式進行鑒相，輸出一個電流
，經過積分和外部環路濾波
，產生一個電壓
，這個電壓驅動VCO提高或者降低頻率，使PD的輸出電流的等效電壓接近0
，達到平衡。提高f_PD，可以降低輸出時鍾相位噪聲，相位噪聲是在PD的最高工作頻率上加20 logR，因此R越大
，PD工作頻率越低

，相位噪聲越差，R增大一倍
，相位噪聲降低3 dB，應該使用可行的PD最高工作頻率
，但實際往往需要均衡^[28⁃29]。文章表格描述的大部分HMC1035的輸出時鍾抖動都是基於50 MHz的f_PD，該f_PD為器件手冊推薦工作頻率；但是f_PD為100 MHz時
，HMC1035的輸出時鍾抖動指標更優
，隻是鎖定時間增加
，功耗增加。

3.3 整數模式下供電電源對時鍾抖動的影響

HMC1035芯片在正常工作時，其功耗比較高，為保證PLL的輸出性能，需要選擇好供電方式
，並做好電源的去耦和PCB散熱等工作。在保證電源去耦的前提下
，分析了直流電壓源（Agilent E3631A）供電和DC/DC開關電源（PTH08T240W）供電對PLL芯片輸出性能的影響
，如表3所示。另外給出了直流電壓源供電時HMC1035的典型相位噪聲曲線（圖3）。

表 3 直流供電和DC/DC電源供電對HMC1035芯片輸出性能的影響

圖 3 HMC1035的典型相位噪聲示意圖

可以看出，開關電源供電對整個係統的性能影響很大，不僅增加了HMC1035的輸出時鍾抖動
，而且增加了信號路徑上的所有時鍾抖動。開關電源供電對HMC1035的輸出時鍾抖動貢獻較大，預估約為90 fs（2 500 MHz輸出頻率
，單次，未考慮統計漲落）

，其貢獻主要來源於開關頻率及其高次諧波的影響。采用外部直流電壓源供電後，HMC1035的輸出頻譜上
，在300 kHz的開關頻率附近依然有毛刺，如圖3所示。這是因為SPI配置HMC1035、HMC987的工作狀態的芯片由開關電源供電

，SPI配置線路上未做好隔離處理，電源噪聲通過SPI配置線路耦合到HMC1035電路板上引起^[30]。

3.4 分析與討論

受限於測量儀器的指標限製
，本次實驗給出的時鍾抖動的積分區間為[10 kHz,10 MHz]，器件手冊給出的時鍾抖動指標的積分區間為[12 kHz,20 MHz]

，根據測量得到的噪聲功率譜密度圖，可以從理論上推出積分區間[12 kHz,20 MHz]的時鍾抖動^[13]。

根據式（5），如圖3所示，計算得到，在[10 kHz,12 kHz]區間
，噪聲功率的貢獻約為6×10^-9 dBc量級；在[10 MHz,20 MHz]的區間，噪聲功率的貢獻約為6×10^-8 dBc量級。大致計算得到
，在[10 kHz,10 MHz]區間，噪聲功率總體為10^-6 dBc量級。在[10 kHz,10 MHz]區間噪聲功率基礎上
，減去[10 kHz,12 kHz]區間的噪聲功率貢獻，加上[10 MHz,20 MHz]區間的噪聲功率貢獻，得到[12 kHz,20 MHz]區間的時鍾抖動數值。可以定量分析，[10 kHz,12 kHz]區間的噪聲功率和[10 MHz,20 MHz]區間的噪聲功率，相對於[10 kHz,10 MHz]區間的噪聲功率小很多，理論上講，[12 kHz,20 MHz]區間時鍾抖動比[10 kHz,10 MHz]區間的時鍾抖動指標稍低一些
，但相差無幾。

以ADS5400為例說明超低抖動時鍾在高速數據采集係統中的應用


，ADS5400孔徑抖動aperture jitter為125 fs_rms。當f_in=125 MHz，ENOB=10 bits時

，根據式（2，3），得出t_jrms=1.02 ps[12 kHz,20 MHz]。與t_jrms相比，ADC的孔徑抖動可以忽略
，HMC1035輸出采樣時鍾抖動亦可以忽略，此處影響ADC有效位的因素主要為模擬輸入噪聲和電源紋波噪聲等其他因素。當f_in=125 MHz，ENOB=14 bits時，根據式（2，3），得出t_jrms=64 fs[12 kHz,20 MHz]。與t_jrms相比，ADC的孔徑抖動、HMC1035輸出采樣時鍾抖動已經無法滿足要求。當f_in=1 250 MHz，ENOB=10 bits時，根據式（2
，3），得出t_jrms=102 fs[12 kHz,20 MHz]，與t_jrms相比，ADC的孔徑抖動、HMC1035輸出采樣時鍾抖動已經無法有效滿足要求。同理，當f_in=1 250 MHz
，ENOB=14 bits時，根據式（2
，3），得出t_jrms=6.4 fs[12 kHz,20 MHz]
，目前所知的ADC芯片和時鍾產生電路都無法滿足要求，這種情況下
，可以采用下變頻等方法對輸入高頻信號進行下變頻之後采樣，降低對ADC芯片和時鍾產生電路的要求。該方法在加速器的低電平控製（Low level radio frequency， LLRF）、數字移動通信等場景中應用廣泛。

可以看到，針對低頻輸入信號
、對有效位要求不高等情況時


，采樣時鍾抖動對ADC有效位的影響較小
，甚至可以忽略，這時需要注意低噪聲的模擬信號調理電路設計和電源完整性設計等。針對高頻輸入信號
、對有效位要求高等情況時，采樣時鍾抖動對ADC有效位的影響很大
，需要精心設計采樣時鍾等以充分提高數據采集係統的模擬輸入帶寬和有效位。

4 結束語

本ben文wen分fen析xi了le影ying響xiang高gao速su數shu據ju采cai集ji係xi統tong有you效xiao位wei和he帶dai寬kuan的de因yin素su

，推tui導dao給gei出chu時shi鍾zhong抖dou動dong對dui有you效xiao位wei的de影ying響xiang。並bing且qie研yan究jiu時shi鍾zhong相xiang位wei噪zao聲sheng和he時shi鍾zhong抖dou動dong之zhi間jian的de轉zhuan換huan關guan係xi
，給gei出chu了le理li論lun依yi據ju和he轉zhuan換huan過guo程cheng。

高速數據采集係統是一個係統工程，需要設計極低噪聲的模擬信號調理電路、超低抖動的時鍾產生電路
、超低紋波電源產生電路等。針對高頻輸入信號進行數據采集
、對有效位要求高等情況，選擇合適的時鍾產生方式、獲取超低抖動采樣時鍾尤其重要。

參考文獻

¹ TILDEN S. IEEE standard for terminology and test methods for analog-to-digital converters[EB/OL]. (2011-01-14) [2020-02-10]. https://standards.ieee.org/standard/1241-2010.html. [百度學術] 

² 林海川. 麵向低頻射電探測的自觸發前端單元的研製[D]. 北京: 中國科學院高能物理研究所, 2014. [百度學術] 

LIN Haichuan. R&D of the self-triggering front-end unit for low frequency radio detection[D]. Beijing: IHEP, CAS, 2014. [百度學術] 

³ Kester W. Analog-digital Conversion[EB/OL]. (2004-03-01) [2020-02-10]. http://www.analog.com. [百度學術] 

⁴ 李海濤,李斌康,阮林波. 高速高分辨率ADC有效位測試方法研究[J]. 電子技術應用, 2013, 39(5):41-43. [百度學術] 

LI Haitao, LI Binkang, RUAN Linbo. Research on the ENOB test methods of high-speed high-resolution ADC[J]. Application of Electronic Technique, 2013, 39(5): 41-43. [百度學術] 

⁵ 李海濤,阮林波,田耕. FFT方法在ADC有效位測試中的應用探討[J]. 電測與儀表, 2013, 50(10): 14-17. [百度學術] 

LI Haitao, RUAN Linbo, TIAN Geng. Application and discussion of the FFT methods in the ADC ENOB test[J]. Electrical Measurement and Instrumentation, 2013, 50(10): 14-17. [百度學術] 

⁶ Pearson C. High-speed analog-to-digital converter basics[EB/OL]. (2011-01-01) [2020-02-10]. http://www.ti.com. [百度學術] 

⁷ Brannon B. Sampled systems and the effects of clock phase noise and jitter [EB/OL]. (2004-12-01) [2020-02-10]. http://www.analog.com. [百度學術] 

⁸ 餘琨. ATE測試中抖動對高性能ADC測試結果影響與分析[J]. 電子技術應用, 2016, 42(7): 46-49. [百度學術] 

Yu Kun. Effects and analysis of jitter on high performance ADC in ATE testing[J]. Application of Electronic Technique, 2016, 42(7): 46-49. [百度學術] 

⁹ 吳義華, 宋克柱, 何正淼. 時鍾抖動測量方法[J]. 數據采集與處理, 2006, 21(1): 99-102. [百度學術] 

Wu Yihua, Song Kezhu, He Zhengmiao. Clock jitter measurement method[J].Journal of Data Acquisition & Processing, 2006, 21(1): 99-102. [百度學術] 

¹⁰ LALITTE V. IEEE standard definitions of physical quantities for fundamental frequency and time metrology-random instabilities[EB/OL]. (2009-02-27) [2020-02-10]. https://standards.ieee.org/standard/1139-2008.html. [百度學術] 

¹¹ 陳鑫, 吳寧. 數字鎖相環的最優化設計[J]. 南京航空航天大學學報, 2012, 44(1): 87-82. [百度學術] 

CHEN Xin, WU Ning. Optimal design of digital phzse-locked loop[J]. Journal of Nanjing University of Aeronautics & Astronautics, 2012, 44(1): 87-82. [百度學術] 

¹² Sitime. Clock jitter definitions and measurement methods[EB/OL]. (2004-01-01) [2020-02-10]. http://www.sitime.com. [百度學術] 

¹³ Kester W. Converting oscillator phase noise to time jitter [EB/OL]. (2008-10-01) [2020-02-10]. http://www.analog.com. [百度學術] 

¹⁴ Texas Instrument. LMK03806 datasheet[EB/OL]. (2018-09-01) [2020-02-10]. http://www.ti.com. [百度學術] 

¹⁵ Analog Devices. HMC1035 datasheet[EB/OL]. (2017-02-23) [2020-02-10]. http://www.analog.com. [百度學術] 

¹⁶ 羅陽. 一種寬帶亞皮秒級抖動時鍾發生器的設計[J]. 科技創新,2013, 19(7): 48-49. [百度學術] 

LUO Yang. Design of wideband clock generator with sub-picosecond jitter[J]. Technology Innovation and Application, 2013, 19(7): 48-49. [百度學術] 

¹⁷ 潘玉劍,張曉發,袁乃昌. 基於HMC830的低相噪低雜散頻率源的設計[J]. 電子設計工程, 2011, 19(10): 180-182. [百度學術] 

PAN Yujian, ZHANG Xiaofa, YUAN Naichang. Design of low phase noise and low spurious frequency source based on HMC830[J]. Electronic Design Engineering, 2011, 19(10): 180-182. [百度學術] 

¹⁸ CRYSTE K. CCHD-950 datasheet[EB/OL]. (2010-01-25) [2020-02-10]. http://www.crystek.com. [百度學術] 

¹⁹ Analog Devices. HMC987LP5E datasheet [EB/OL]. (2010-11-18) [2020-02-10]. http://www.analog.com. [百度學術] 

²⁰ 於爭. 信號完整性 [EB/OL]. (2013-10-01) [2020-02-10]. http://www.sig007.com, 2010. [百度學術] 

YU Zheng. Signal integrity [EB/OL]. (2013-10-01) [2020-02-10]. http://www.sig007.com, 2010. [百度學術] 

²¹ 孟祥勝, 車凱, 栗曉峰, 等. 高速PCB電路電源完整性仿真分析[J]. 電子技術應用, 2019, 45(9): 50-53. [百度學術] 

Meng Xiangsheng, Che Kai, Li Xiaofeng, et al. High-speed PCB circuit power integrity simulation analysis[J]. Application of Electronic Technique, 2019, 45(9): 50-53. [百度學術] 

²² Alexander M. Power distribution system design-using bypass capacitors[EB/OL]. (2005-02-28) [2020-02-10]. http://www.xilinx.com, 2005. [百度學術] 

²³ KESTER W. Decoupling techniques [EB/OL]. (2009-03-01) [2020-02-10]. http://www.analog.com. [百度學術] 

²⁴ 邱亮, 茆亞洲, 彭灩, 等. 基於時鍾樹機製的超高速數字鎖相放大係統[J]. 數據采集與處理, 2019,34(4): 715-722. [百度學術] 

Qiu Liang, Mao Yazhou, Peng Yan, et al. Ultra‑high speed digital phase‑locked amplifier system based on clock tree mechanism[J]. Journal of Data Acquisition & Processing, 2019,34(4): 715-722. [百度學術] 

²⁵ Analog Devices. Hmc833lp6g datasheet[EB/OL]. (2014-07-01) [2020-02-10]. http://www.analog.com. [百度學術] 

²⁶ 楊建明. 小數分頻頻率合成器的Σ-Δ調製分析及優化[J]. 電子技術應用, 2019, 44(3): 19-22. [百度學術] 

Yang Jianming. Σ-Δ modulation analysis and optimation in fractional-N frequency synthesizer[J]. Application of Electronic Technique, 2019, 44(3): 19-22. [百度學術] 

²⁷ 童姣葉, 李榮寬, 何國軍. 電荷泵鎖相環的相位噪聲研究[J]. 電子技術應用, 2016, 42(1): 28-30. [百度學術] 

Tong Jiaoye, Li Rongkuan, He Guojun. Study on phase noise of charge-pump phase-locked loops[J]. Application of Electronic Technique, 2016, 42(1): 28-30. [百度學術] 

²⁸ 孫磊, 安建平, 武岩波. 信號串擾對高速模數轉換器性能影響分析[J]. 數據采集與處理, 2008, 23(4): 486-491. [百度學術] 

SUN Lei, AN Jianping, WU Yanbo.Analysis on signal cross-talk effects on sampling clock and analog-to-digital system[J]. Journal of Data Acquisition and Processing, 2008, 23(4): 486-491. [百度學術] 

²⁹ Harney A. PLL的電源管理設計[J]. 模擬對話, 2011,45(9): 1-4. [百度學術] 

Harney A. Power management design of PLL[J]. Analog Dialog, 2011,45(9): 1-4. [百度學術] 

³⁰ NEU T. Clock jitter analyzed in the time domain [EB/OL]. (2010-03-01) [2020-02-10]. http://www.ti.com. [百度學術] 

作者：李海濤，李斌康 
，阮林波
，田耕，張雁霞

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息
，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

國產霍爾電流傳感器化解新能源車缺芯燃眉之急

通過輸出MOSFET的寄生二極管進行電流再生時的功耗

采樣保持放大器

基於模型的GAN PA設計基礎知識：GAN晶體管S參數、線性穩定性分析與電阻穩定性

示波器最常用的Auto功能
，真的這麼萬能嗎
？