產品特性：

• 具有高擊穿電壓並基於邏輯製程的CMOS高壓晶體管
  
• 適用於無線設備的功放
  ，能處理用於WiMAX和其它高頻應用的功放的高輸出要求
  
• 使用該新技術能夠將功放和CMOS邏輯控製電路集成在同一塊芯片上

富士通微電子(上海)有限公司近日宣布

，富士通實驗室和富士通株式會社聯合開發出一款具有高擊穿電壓並基於邏輯製程的CMOS高壓晶體管，該晶體管適用於無線設備的功率放大器。作為先進科技的先驅，富士通開發完成了世界上第一代基於45納米工藝的CMOS晶體管，能夠處理10V功率輸出，這使得晶體管能夠處理用於WiMAX和其它高頻應用的功率放大器的高輸出要求。這一新技術能夠將功能放大器和CMOS邏輯控製電路在同一塊芯片上集成
，可實現單芯片的工作模式
，從而使生產出高性能和低功耗的功能放大器成為可行。

2008年12月15日到17日在舊金山舉辦的2008年IEEE國際電子元器件大會（IEDM）上已展示該技術的詳細信息（會議/報告: 19.1）。

背景
因為用於無線設備的功率放大器產生高頻時需要高功率輸出，目前廣泛使用砷化镓（GaAs）等化合物半導體，功率放大器作為單獨的芯片貼裝，與通用CMOS邏輯芯片上的控製電路分離。如果在單一芯片上集成所有的功能可降低整個模塊的成本
，並有可能被用於滿足無線設備及無線通信標準（WiMAX和LTE.）的通訊速度要求。這要求晶體管不僅能夠兼容CMOS邏輯處理技術


，而且能滿足WiMAX及其它無線通信標準對功率放大器的要求。

技術挑戰
功率放大器在麵對高頻應用（如WiMAX）時，其所需功率輸出會超過使用標準CMOS邏輯製程的晶體管的擊穿電壓。要克服這一難題並同時維持CMOS工(gong)藝(yi)技(ji)術(shu)的(de)兼(jian)容(rong)性(xing)，需(xu)要(yao)增(zeng)加(jia)晶(jing)體(ti)管(guan)的(de)擊(ji)穿(chuan)電(dian)壓(ya)，而(er)擊(ji)穿(chuan)電(dian)壓(ya)的(de)增(zeng)加(jia)可(ke)通(tong)過(guo)降(jiang)低(di)漏(lou)極(ji)周(zhou)圍(wei)的(de)電(dian)場(chang)來(lai)實(shi)現(xian)
，同(tong)時(shi)要(yao)注(zhu)意(yi)電(dian)場(chang)的(de)調(tiao)整(zheng)容(rong)易(yi)致(zhi)使(shi)晶(jing)體(ti)管(guan)出(chu)現(xian)故(gu)障(zhang)。另(ling)外(wai)
，高(gao)擊(ji)穿(chuan)電(dian)壓(ya)的(de)結(jie)構(gou)往(wang)往(wang)容(rong)易(yi)增(zeng)加(jia)晶(jing)體(ti)管(guan)的(de)導(dao)通(tong)電(dian)阻(zu)，致(zhi)使(shi)高(gao)頻(pin)時(shi)難(nan)以(yi)獲(huo)取(qu)滿(man)意(yi)的(de)性(xing)能(neng)。所(suo)以(yi)
，無(wu)論(lun)使(shi)用(yong)種(zhong)方(fang)案(an)都(dou)需(xu)要(yao)增(zeng)加(jia)擊(ji)穿(chuan)電(dian)壓(ya)並(bing)同(tong)時(shi)避(bi)免(mian)導(dao)通(tong)電(dian)阻(zu)的(de)升(sheng)高(gao)。
 

新研發的技術

圖1: 富士通新研發的晶體管的結構

為應對上述問題
，富士通開發出帶有下列關鍵特性的新型晶體管結構（圖1）：

1.“低摻雜漏極”（LDD）區(qu)包(bao)圍(wei)該(gai)晶(jing)體(ti)管(guan)的(de)漏(lou)極(ji)，並(bing)與(yu)門(men)極(ji)重(zhong)疊(die)。這(zhe)一(yi)結(jie)構(gou)既(ji)能(neng)降(jiang)低(di)水(shui)平(ping)擴(kuo)展(zhan)至(zhi)漏(lou)極(ji)的(de)電(dian)場(chang)
，也(ye)能(neng)降(jiang)低(di)垂(chui)直(zhi)擴(kuo)展(zhan)至(zhi)門(men)極(ji)氧(yang)氣(qi)層(ceng)的(de)電(dian)場(chang)
，從(cong)而(er)增(zeng)加(jia)了(le)擊(ji)穿(chuan)電(dian)壓(ya)。

2.晶體管溝道內的摻雜物橫向斜度分布。這樣能夠降低溝道內漏極一側的摻雜物密度，同時限製漏電阻（漏電阻是導通電阻的重要組成部分）的增加。還能降低橫向向漏極擴展的電場，並能增加擊穿電壓。

通常提高CMOS晶體管擊穿電壓的方法是增加門極和漏極之間的寬度。與以往的方法相比

，這一新結構不增加寬度也能有效抑製導通電阻。

此外
，由於該結構隻需形成LDD區和定製溝道區兩個額外步驟，因此能夠實現高度兼容3.3 V I/O的標準晶體管。

效果



圖2: 富士通新型功率晶體管的特性
（測量頻率: 2.1 GHz; 門極寬度: 0.32 mm）

富士通通過使用45nm工藝技術把新型晶體管技術應用到3.3 V I/O的標準晶體管上
，從而開發出了世界上首個能把擊穿電壓從6 V 提高到 10 V的晶體管。新型晶體管適用於功率放大器，它在最大振蕩頻率為43 GHz （圖2）時每個1mm門極寬度能夠輸出0.6 W（0.6 W/mm），展示了其作為功率放大器在麵向WiMAX等高頻應用方麵的卓越性能。新型晶體管在基本的可靠性測試上也取得了良好的測試結果。

未來發展
富士通新型開發的高壓晶體管為帶高擊穿電壓的CMOS邏(luo)輯(ji)晶(jing)體(ti)管(guan)在(zai)功(gong)率(lv)放(fang)大(da)器(qi)中(zhong)的(de)使(shi)用(yong)鋪(pu)平(ping)了(le)道(dao)路(lu)。富(fu)士(shi)通(tong)將(jiang)利(li)用(yong)該(gai)技(ji)術(shu)的(de)進(jin)一(yi)步(bu)發(fa)展(zhan)，持(chi)續(xu)在(zai)單(dan)一(yi)芯(xin)片(pian)上(shang)集(ji)成(cheng)功(gong)率(lv)放(fang)大(da)器(qi)和(he)控(kong)製(zhi)電(dian)路(lu)方(fang)麵(mian)做(zuo)出(chu)努(nu)力(li)，以(yi)實(shi)現(xian)成(cheng)本(ben)更(geng)低(di)和(he)性(xing)能(neng)更(geng)高(gao)的(de)功(gong)率(lv)放(fang)大(da)器(qi)模(mo)塊(kuai)。