當一塊原型電源板首次加時，最好的情況 是它不僅能工作而且還安靜、發熱低。然這種並不多見。

 

開關電源的一個常見問題是“不穩定 ”的(de)開(kai)關(guan)波(bo)形(xing)。有(you)些(xie)時(shi)候(hou)，抖(dou)動(dong)處(chu)於(yu)聲(sheng)段(duan)磁(ci)性(xing)元(yuan)件(jian)會(hui)產(chan)生(sheng)出(chu)音(yin)頻(pin)噪(zao)聲(sheng)。如(ru)果(guo)問(wen)題(ti)在(zai)印(yin)刷(shua)電(dian)路(lu)板(ban)的(de)布(bu)局(ju)上(shang)
，要(yao)找(zhao)原(yuan)因(yin)可(ke)能(neng)會(hui)很(hen)困(kun)難(nan)此(ci)開(kai)關(guan)電(dian)源(yuan)設(she)計(ji)初(chu)期(qi)的(de)正(zheng)確(que)PCB布局就非常關鍵。

 

電源設計者要很好地理解技術細節


，以及最終產品的功能需求。因此從電路板設計項目一開始源設計者應就關鍵性電布局

，與PCB布局設計人員展開密切合作。

 

一個好的布局設計可優化電源效率，減緩熱應力；gengzhongyaodeshi，tazuidaxiandudijianxiaolezaosheng
，yijizouxianyuyuanjianzhijiandexianghuzuoyong。weishixianzhexiemubiao，shejizhebixulejiekaiguandianyuanneibudedianliuchuandaolujingyijixinhaoliu。yaoshixianfeigelikaiguandianyuandezhengquebujusheji，wubilaojiyixiazhexieshejiyaosu。

 

 

對一塊大電路板上的嵌入dc/dc電源
，要獲得最佳的電壓調節、負載瞬態響應和係統效率，就要使電源輸出靠近負載器件，盡量減少PCB走線上的互連阻抗和傳導壓降。確保有良好的空氣流，限製熱應力；如果能采用強製氣冷措施，則要將電源靠近風扇位置。

 

另外
，大型無源元件（如電感和電解電容）均不得阻擋氣流通過低矮的表麵封裝半導體元件，如功率MOSFET或PWM控製器。為防止開關噪聲幹擾到係統中的模擬信號，應盡可能避免在電源下方布放敏感信號線;否則，就需要在電源層和小信號層之間放置一個內部接地層
，用做屏蔽。

 

關(guan)鍵(jian)是(shi)要(yao)在(zai)係(xi)統(tong)早(zao)期(qi)設(she)計(ji)和(he)規(gui)劃(hua)階(jie)段(duan)
，就(jiu)籌(chou)劃(hua)好(hao)電(dian)源(yuan)的(de)位(wei)置(zhi)，以(yi)及(ji)對(dui)電(dian)路(lu)板(ban)空(kong)間(jian)的(de)需(xu)求(qiu)。有(you)時(shi)設(she)計(ji)者(zhe)會(hui)無(wu)視(shi)這(zhe)種(zhong)忠(zhong)告(gao)，而(er)把(ba)關(guan)注(zhu)點(dian)放(fang)在(zai)大(da)型(xing)係(xi)統(tong)板(ban)上(shang)那(na)些(xie)更(geng)“重要”或“讓人興奮”的電路。電源管理被看作事後工作，隨便把電源放在電路板上的多餘空間上，這種做法對高效率而可靠的電源設計十分不利。

 

對於多層板
，很好的方法是在大電流的功率元件層與敏感的小信號走線層之間布放直流地或直流輸入/輸出電壓層。地層或直流電壓層提供了屏蔽小信號走線的交流地，使其免受高噪聲功率走線和功率元件的幹擾。

 

作為一般規則
，多層PCB板(ban)的(de)接(jie)地(di)層(ceng)或(huo)直(zhi)流(liu)電(dian)壓(ya)層(ceng)均(jun)不(bu)應(ying)被(bei)分(fen)隔(ge)開(kai)。如(ru)果(guo)這(zhe)種(zhong)分(fen)隔(ge)不(bu)可(ke)避(bi)免(mian)

，就(jiu)要(yao)盡(jin)量(liang)減(jian)少(shao)這(zhe)些(xie)層(ceng)上(shang)走(zou)線(xian)的(de)數(shu)量(liang)和(he)長(chang)度(du)，並(bing)且(qie)走(zou)線(xian)的(de)布(bu)放(fang)要(yao)與(yu)大(da)電(dian)流(liu)保(bao)持(chi)相(xiang)同(tong)的(de)方(fang)向(xiang)，使(shi)影(ying)響(xiang)最(zui)小(xiao)化(hua)。

 

圖1a和1c分別是六層和四層開關電源PCB的不良層結構。這些結構將小信號層夾在大電流功率層和地層之間
，因此增加了大電流/電壓功率層與模擬小信號層之間耦合的電容噪聲。

 

 

圖中的1b和1d則分別是六層和四層PCB設計的良好結構
，有助於最大限度減少層間耦合噪聲，地層用於屏蔽小信號層。要點是：一定要挨著外側功率級層放一個接地層
，外部大電流的功率層要使用厚銅箔，盡量減少PCB傳導損耗和熱阻。

 

 

kaiguandianyuandianlukeyifenweigonglvjidianluhexiaoxinhaokongzhidianluliangbufen。gonglvjidianlubaohanyongyuchuanshudadianliudeyuanjian，yibanqingkuangxia
，yaoshouxianbufangzhexieyuanjian

，ranhouzaibujudeyixietedingdianshangbufangxiaoxinhaokongzhidianlu。

 

大電流走線應短而寬，盡量減少PCB的電感
、電阻和壓降。對於那些有高di/dt脈衝電流的走線，這方麵尤其重要。

 

圖2給出了一個同步降壓轉換器中的連續電流路徑和脈衝電流路徑

，實線表示連續電流路徑，虛線代表脈衝（開關）電流路徑。脈衝電流路徑包括連接到下列元件上的走線：輸入去耦陶瓷電容CHF;
；上部控製FET QT
；以及下部同步FET QB，還有選接的並聯肖特基二極管。

 

 

圖3a給出了高di/dt電流路徑中的PCB寄生電感。由於存在寄生電感，因此脈衝電流路徑不僅會輻射磁場，而且會在PCB走線和MOSFET上產生大的電壓振鈴和尖刺。為盡量減小PCB電感，脈衝電流回路（所謂熱回路）布放時要有最小的圓周
，其走線要短而寬。

 

高頻去耦電容CHF應為0.1μF~10μF
，X5R或X7R電介質的陶瓷電容，它有極低的ESL（有效串聯電感）和ESR（等效串聯電阻）。較大的電容電介質（如Y5V）可能使電容值在不同電壓和溫度下有大的下降
，因此不是CHF的最佳材料。

 

圖3b為(wei)降(jiang)壓(ya)轉(zhuan)換(huan)器(qi)中(zhong)的(de)關(guan)鍵(jian)脈(mai)衝(chong)電(dian)流(liu)回(hui)路(lu)提(ti)供(gong)了(le)一(yi)個(ge)布(bu)局(ju)例(li)子(zi)。為(wei)了(le)限(xian)製(zhi)電(dian)阻(zu)壓(ya)降(jiang)和(he)過(guo)孔(kong)數(shu)量(liang)，功(gong)率(lv)元(yuan)件(jian)都(dou)布(bu)放(fang)在(zai)電(dian)路(lu)板(ban)的(de)同(tong)一(yi)麵(mian)
，功(gong)率(lv)走(zou)線(xian)也(ye)都(dou)布(bu)在(zai)同(tong)一(yi)層(ceng)上(shang)。當(dang)需(xu)要(yao)將(jiang)某(mou)根(gen)電(dian)源(yuan)線(xian)走(zou)到(dao)其(qi)它(ta)層(ceng)時(shi)

，要(yao)選(xuan)擇(ze)在(zai)連(lian)續(xu)電(dian)流(liu)路(lu)徑(jing)中(zhong)的(de)一(yi)根(gen)走(zou)線(xian)。當(dang)用(yong)過(guo)孔(kong)連(lian)接(jie)大(da)電(dian)流(liu)回(hui)路(lu)中(zhong)的(de)PCB層時，要使用多個過孔，盡量減小阻抗。

 

圖4顯示的是升壓轉換器中的連續電流回路與脈衝電流回路。此時，應在靠近MOSFET QB與升壓二極管D的輸出端放置高頻陶瓷電容CHF.

 

 

圖5是升壓轉換器中脈衝電流回路的一個布局例子。此時關鍵在於盡量減小由開關管QB、整流二極管D和高頻輸出電容CHF形成的回路。

 

圖5.本圖顯示的是升壓轉換器中的熱回路與寄生PCB電感（a）；為減少熱回路麵積而建議采用的布局（b）。

 

圖6和圖7（略）提供了一個同步降壓電路的例子
，它強調了去耦電容的重要性。圖6a是一個雙相12VIN
、2.5VOUT/30A（最大值）的同步降壓電源，使用了LTC3729雙相單VOUT控製器IC.在無負載時，開關結點SW1和SW2的波形以及輸出電感電流都是穩定的（圖6b）。但如果負載電流超過13A，SW1結點的波形就開始丟失周期。負載電流更高時，問題會更惡化（圖6c）。

 

 

在各個通道的輸入端增加兩隻1μF的高頻陶瓷電容

，就可以解決這個問題
，電容隔離開了每個通道的熱回路麵積，並使之最小化。即使在高達30A的最大負載電流下，開關波形仍很穩定。

 

 

圖2和圖4中
，在VIN（或VOUT）與地之間的SW電壓擺幅有高的dv/dt速率。這個結點上有豐富的高頻噪聲分量，是一個強大的EMI噪聲源。為了盡量減小開關結點與其它噪聲敏感走線之間的耦合電容，你可能會讓SW銅箔麵積盡可能小。但是，為了傳導大的電感電流
，並且為功率MOSFET管提供散熱區，SW結點的PCB區域又不能夠太小。一般建議在開關結點下布放一個接地銅箔區，提供額外的屏蔽。

 

如果設計中沒有用於表麵安裝功率MOSFET與電感的散熱器
，則銅箔區必須有足夠的散熱麵積。對於直流電壓結點（如輸入/輸出電壓與電源地）

，合理的方法是讓銅箔區盡可能大。

 

多過孔有助於進一步降低熱應力。要確定高dv/dt開關結點的合適銅箔區麵積

，就要在盡量減小dv/dt相關噪聲與提供良好的MOSFET散熱能力兩者間做一個設計平衡。

 

 

使控製電路遠離高噪聲的開關銅箔區。對降壓轉換器
，好的辦法是將控製電路置於靠近VOUT+端，而對升壓轉換器，控製電路則要靠近VIN+端，讓功率走線承載連續電流。

 

如果空間允許，控製IC與功率MOSFET及電感（它們都是高噪聲高熱量元件）之間要有小的距離（0.5英寸~1英寸）。如果空間緊張
，被迫將控製器置於靠近功率MOSFET與電感的位置，則要特別注意用地層或接地走線，將控製電路與功率元件隔離開來。

 

控製電路應有一個不同於功率級地的獨立信號（模擬）地。如果控製器IC上有獨立的SGND（信號地）和PGND（功率地）引腳
，則應分別布線。對於集成了MOSFET驅動器的控製IC，小信號部分的IC引腳應使用SGND.

 

信號地與功率地之間隻需要一個連接點。合理方法是使信號地返回到功率地層的一個幹淨點。隻在控製器IC下連接兩種接地走線，就可以實現兩種地。

 

此焊盤應焊到PCB上
，以盡量減少電氣阻抗與熱阻。應在接地焊盤區放置多個過孔。

 

 

兩個或多個鄰近導體可以產生容性耦合。一個導體上的高dv/dthuitongguojishengdianrong，zailingyigedaotishangouhechudianliu。weijianshaogonglvjiduikongzhidianludeouhezaosheng，gaozaoshengdekaiguanzouxianyaoyuanlimingandexiaoxinhaozouxian。ruguokenengdehua
，yaojianggaozaoshengzouxianyuminganzouxianbufangzaibutongdeceng，bingyongneibudicengzuoweizaoshengpingbi。

 

空間允許的話
，控製IC要距離功率MOSFET和電感有一個小的距離（0.5英寸~1英寸），後者既有大噪聲又發熱。

 

 

對(dui)具(ju)體(ti)的(de)控(kong)製(zhi)器(qi)引(yin)腳(jiao)
，電(dian)流(liu)水(shui)平(ping)和(he)噪(zao)聲(sheng)敏(min)感(gan)度(du)都(dou)是(shi)唯(wei)一(yi)的(de)，因(yin)此(ci)

，必(bi)須(xu)為(wei)不(bu)同(tong)信(xin)號(hao)選(xuan)擇(ze)特(te)定(ding)的(de)走(zou)線(xian)寬(kuan)度(du)。通(tong)常(chang)情(qing)況(kuang)下(xia)
，小(xiao)信(xin)號(hao)網(wang)絡(luo)可(ke)以(yi)窄(zhai)些(xie)
，采(cai)用(yong)10mil~15mil寬度的走線。大電流網絡（柵極驅動、VCC以及PGND）則應寬一些，具體寬度根據電流大小定義。