在不同的電流負載下，如何保證LDO的穩定性，對LDO的設計是一個挑戰。為此本文提出了一種LDO
，並采用平滑極點跟隨技術來解決不同電流負載下的極點偏移所導致的穩定性問題，從而提高了 PSRR.同時
，其過壓保護電路也較好的防止了LDO輸出供電電壓過大的問題。

 

圖1所示是本設計中LDO的電路結構。本LDO的基本結構由4級構成
，主要利用誤差放大器A1、電壓放大器A2、電壓緩衝器A3、電壓調整管MPl和反饋網絡構成的負反饋環路來維持VOUT的穩定。米勒電容C1用來為電路進行頻率補償
，第二級與第三級的帶寬要大，以便保證LDO處在穩定狀態。

 

 

對(dui)於(yu)一(yi)個(ge)內(nei)部(bu)米(mi)勒(le)補(bu)償(chang)的(de)高(gao)增(zeng)益(yi)係(xi)統(tong)，米(mi)勒(le)補(bu)償(chang)能(neng)夠(gou)更(geng)好(hao)地(di)在(zai)較(jiao)大(da)的(de)負(fu)載(zai)電(dian)容(rong)範(fan)圍(wei)內(nei)控(kong)製(zhi)其(qi)穩(wen)定(ding)性(xing)，同(tong)時(shi)
，它(ta)也(ye)會(hui)提(ti)供(gong)一(yi)個(ge)更(geng)好(hao)的(de)瞬(shun)態(tai)響(xiang)應(ying)。因(yin)為(wei)米(mi)勒(le)電(dian)容(rong)形(xing)成(cheng)的(de)一(yi)個(ge)高(gao)頻(pin)負(fu)反(fan)饋(kui)能(neng)直(zhi)接(jie)耦(ou)合(he)到(dao)輸(shu)出(chu)，而(er)高(gao)增(zeng)益(yi)能(neng)夠(gou)得(de)到(dao)較(jiao)好(hao)的(de)直(zhi)流(liu)及(ji)負(fu)載(zai)調(tiao)製(zhi)。不(bu)過(guo)測(ce)試(shi)結(jie)果(guo)顯(xian)示(shi)

，在(zai)負(fu)載(zai)電(dian)流(liu)大(da)幅(fu)度(du)變(bian)化(hua)時(shi)LDO會有50 mV左右的調整。這是因為直流負載調製的性能被bonding wire的寄生電容所限製，直流的IR壓降通過寄生電容會直接惡化直流負載調製。
 

LDO的輸出電流要求從0到全負載(本設計為100mA)，因此gm4也會隨負載電流而變化，導致次級點P2也會隨著負載電流的變化而變化。設計時可用平滑極點技術來解決這個問題
，對於R和MP2串聯組成的電路，它能動態的根據負載電流的變化來進行偏置。在大負載電流狀況下，R和MP2能夠偏置更大的電流以展寬電路帶寬，同時降低輸出電阻以適應次級點P2被推到更高的頻率下。在小負載電流狀態下，P2在較低的頻率，並將R和MP2偏置在更窄的帶寬和更大的電阻以保證其穩定性。靜態偏置電流要盡量小
，以保證電路的低功耗。
 

調整管的柵極可設計成對地電阻明顯大於對VDD的電阻，以使得調整管的柵極能夠跟隨電源的變化，從而得到更好的電源抑製性。為了產生一個較小的對 VDD的電阻
，可用R和M串聯接在柵極與VDD之間。如果LDO的負載電流很小，那麼，調整管將工作在弱反或亞閾值區，因此，MP的Vcs小於Vth，由於MP和MP的Vcs是相等的
，MP被關掉。在這種情況下，R由前級電路的N管偏置。當LDO的負載電流很大時
，調整管的Vcs增加，MP打開

，並以一個很小的電阻開啟與R串聯，此時MP表現為一個開關。此時調整管柵極對VDD的電阻會極大地減小
，同時前級偏置電流增加，帶寬也會增加。從環路穩定性來說
，它允許LDO通過動態的改變調整管柵極處的帶寬和電阻來適應負載電流的改變，從而較好地提高電路的瞬態響應。

過壓保護
 

當LDO的輸出電源電壓高於一定數值時
，過壓保護電路會自動啟動，並對電源電壓進行調整;而當電源電壓恢複到正常範圍時，保護電路又會自動關閉。圖2為過壓保護電路結構。需要注意的是，保護電路的調整管需要對大電流進行泄放，因而需要在版圖上對其進行特殊處理。

 

圖2：過壓電路保護結構
 

 

仿真結果
 

本芯片采用SMIC 0.18μm CMOS Logic工藝設計並流片。芯片麵積為l70x280μm，靜態電流為200μA，電容采用MOM實現，其整體版圖如圖3所示。版圖內大部分為功率管及米勒電容。輸出電源線的走線應當盡量寬，同時可用多層金屬，以減小線上電阻。

 

圖3： 仿真圖
 

當負載電流從O到100 mA時，本設計的LDO瞬態特性電壓紋波在50 mV以下，調整時間在20μs左右，同時，LDO的PSRR在低頻時可達到63d-B，100 kHz時有35 dB
，完全可以滿足係統要求。

相關閱讀：

LDO的基本原理
、選用原則及應用
探討如何將CMOS LDO 應用於便攜式產品中
RF電路中如何選擇LDO穩壓器PSRR和噪聲