中心議題：

• 探討尺寸縮小對溝槽MOSFET性能的影響

解決方案：

• 采用突起式結構可以有效地避免刻蝕工藝

引言

近幾年，隨著電子消費產品需求的日益增長，功率MOSFET的需求也越來越大。其中，TMOS由於溝道是垂直方向，在相同麵積下
，單位元胞的集成度較高，因此導通電阻較低
，同時又具有較低的柵－漏電荷密度、較大的電流容量
，從而具備了較低的開關損耗及較快的開關速度，被廣泛地應用在低壓功率領域。

低壓TMOSdedaotongdianzuzhuyaoshiyougoudaodianzuhewaiyancengdianzusuozucheng，weilejiangdidaotongdianzu
，tongshibujiangdiqijianqitaxingneng，rulouyuanjichuandianya，zuizhijiedebanfashijianshaoxianglinyuanbaodejianju
，zaixiangtongdemianjixia，zengjiayuanbaodejichengdu。jiyuci，benwenjiezhulegoucaoshijiechugainianyijituqishiduojingguijiegoulaikefuyouchicunsuoxiaoyinfadegoudaochuantongxiaoying。zuizhongtongguoshiyan，chenggongkaifachuzhajidianyawei4.5 V
、工作電流5 A時，Rdson·A為9.5 mΩ·mm2
、漏源擊穿電壓大於20 V、開啟電壓0.7 V
、元胞間距1.4μm的n型TMOS。

1 器件仿真與工藝實現

通過圖1中傳統TMOS的截麵圖和突起式溝槽工藝截麵圖的比較，可以看到傳統的工藝是利用光刻工藝以掩模版形成器件源區(n+)，但dan是shi當dang尺chi寸cun不bu斷duan縮suo小xiao以yi後hou，源yuan區qu掩yan模mo版ban形xing成cheng的de光guang刻ke膠jiao尺chi寸cun隨sui之zhi變bian小xiao，在zai後hou續xu的de離li子zi注zhu入ru工gong藝yi中zhong
，增zeng加jia了le光guang刻ke膠jiao脫tuo落luo的de風feng險xian，這zhe就jiu意yi味wei著zhe單dan位wei元yuan胞bao中zhong本ben該gai被bei光guang刻ke膠jiao掩yan蔽bi的de有you源yuan區qu會hui被bei注zhu入ruAs+離子，從而產生寄生的npn三san極ji管guan
，導dao致zhi器qi件jian工gong作zuo時shi漏lou電dian增zeng加jia

，嚴yan重zhong情qing況kuang下xia會hui導dao致zhi器qi件jian完wan全quan失shi效xiao。本ben文wen采cai用yong溝gou槽cao式shi接jie觸chu這zhe一yi概gai念nian，當dang源yuan區qu注zhu入ru時shi，有you源yuan區qu不bu保bao留liu光guang刻ke膠jiao，As+離子完全注入
，之後利用接觸孔掩模版直接刻蝕掉多餘的As+離子注入區域，完全避免了傳統工藝下產生寄生npn三極管的風險
，如圖1(b)中新型TMOS結構所示。

當單位元胞相鄰間距為1.4 μm工藝時，由於設計的溝道長度大約為0.5μm，源區結深大致為0.3μm，不(bu)得(de)不(bu)考(kao)慮(lv)到(dao)傳(chuan)統(tong)工(gong)藝(yi)下(xia)源(yuan)區(qu)注(zhu)入(ru)時(shi)，多(duo)晶(jing)矽(gui)刻(ke)蝕(shi)工(gong)藝(yi)波(bo)動(dong)所(suo)帶(dai)來(lai)的(de)器(qi)件(jian)性(xing)能(neng)下(xia)降(jiang)的(de)風(feng)險(xian)。在(zai)傳(chuan)統(tong)工(gong)藝(yi)中(zhong)
，當(dang)多(duo)晶(jing)矽(gui)澱(dian)積(ji)完(wan)成(cheng)後(hou)
，須(xu)通(tong)過(guo)刻(ke)蝕(shi)來(lai)形(xing)成(cheng)柵(zha)極(ji)區(qu)域(yu)

，但(dan)是(shi)多(duo)晶(jing)矽(gui)去(qu)除(chu)量(liang)難(nan)以(yi)精(jing)準(zhun)控(kong)製(zhi)，同(tong)時(shi)考(kao)慮(lv)到(dao)刻(ke)蝕(shi)工(gong)藝(yi)麵(mian)內(nei)均(jun)勻(yun)性(xing)的(de)特(te)點(dian)，Si片內中心與邊緣的去除量無法保證相同，從而為隨後的源區注人工藝留下了潛在的風險。如圖2傳統TMOS與突起式TMOS工藝比較圖2(e)所示
，當源區注入時
，如果柵極多晶矽刻蝕量過多
，會導致源區高濃度的As+離子從柵極邊緣注入到溝道中，間接地減少了溝道長度，從而降低了閾值開啟電壓(Vth)，尤其當溝道長度較短時
，甚至會導致器件在正常工作狀態時發生漏源間穿通效應
，最終導致器件失效。本文采用K·Shenai的(de)突(tu)起(qi)式(shi)結(jie)構(gou)
，在(zai)形(xing)成(cheng)溝(gou)槽(cao)之(zhi)後(hou)，先(xian)保(bao)留(liu)之(zhi)前(qian)所(suo)生(sheng)長(chang)的(de)氧(yang)化(hua)層(ceng)，然(ran)後(hou)直(zhi)接(jie)生(sheng)長(chang)柵(zha)極(ji)氧(yang)化(hua)膜(mo)和(he)多(duo)晶(jing)矽(gui)，在(zai)柵(zha)極(ji)多(duo)晶(jing)矽(gui)形(xing)成(cheng)後(hou)，才(cai)將(jiang)先(xian)前(qian)生(sheng)長(chang)的(de)氧(yang)化(hua)層(ceng)去(qu)掉(diao)，由(you)此(ci)便(bian)形(xing)成(cheng)了(le)突(tu)起(qi)式(shi)多(duo)晶(jing)矽(gui)結(jie)構(gou)
，從(cong)而(er)可(ke)以(yi)保(bao)證(zheng)在(zai)隨(sui)後(hou)的(de)源(yuan)區(qu)As+離子注入時，As+liziwufaconggoucaocebizhurudaogoudaozhong，conggenbenshangbimianlefashengyuanloujizhijianchuantongdekenengxing，jiangdileqijianduikeshigongyideyilaichengdu。zhedianzaiqijianzhajiyanghuamohoudujiaobodeqingkuangxiayouqimingxian
，cishiruguocaiyongchuantonggongyi
，yuanqulizizhurushi，As+離子更容易從側壁注入到溝道中
，從而影響溝道長度。 本文通過綜合運用溝槽式接觸以及突起式結構這兩個技術
，得到了漏源間擊穿電壓大於20 V、閾值開啟電壓0.7 V
、柵極擊穿電壓大於12 V以及在柵極電壓4.5 v、工作電流5 A時導通電阻Rdson·A為9.5 mΩ·mm2的n型TMOS。圖3是運用SILVACO公司的Athena工藝仿真軟件所模擬出來的器件結深示意圖以及外延層中的淨摻雜離子濃度曲線，可以看出，溝道長度大致0.5μm，源區結深為0.3μm。
[page]
2結果與討論

為了驗證這一理論，特別設計了在傳統工藝下，柵極頂部到外延層表麵的多晶矽去除量(130 nm／230 nm／310 nm)的試驗。通過器件的電性能參數比較
，如圖4(a)所suo示shi，可ke以yi看kan到dao
，隨sui著zhe多duo晶jing矽gui去qu除chu量liang的de增zeng加jia，閾yu值zhi開kai啟qi電dian壓ya隨sui之zhi降jiang低di
，說shuo明ming了le器qi件jian溝gou道dao有you效xiao長chang度du變bian短duan，源yuan區qu離li子zi通tong過guo側ce壁bi注zhu入ru到dao溝gou道dao中zhong，源yuan區qu結jie深shen在zai溝gou道dao表biao麵mian變bian深shen。同tong時shi由you圖tu4(b)可知
，漏源間漏電流也有明顯的區別，當多晶矽去除量在310 nm時(shi)，從(cong)累(lei)積(ji)概(gai)率(lv)圖(tu)中(zhong)可(ke)以(yi)看(kan)到(dao)有(you)部(bu)分(fen)區(qu)域(yu)漏(lou)電(dian)流(liu)增(zeng)大(da)

，這(zhe)一(yi)現(xian)象(xiang)隨(sui)著(zhe)多(duo)晶(jing)矽(gui)去(qu)除(chu)量(liang)的(de)減(jian)少(shao)而(er)逐(zhu)步(bu)消(xiao)失(shi)，從(cong)而(er)驗(yan)證(zheng)了(le)溝(gou)道(dao)有(you)效(xiao)長(chang)度(du)與(yu)多(duo)晶(jing)矽(gui)去(qu)除(chu)量(liang)有(you)很(hen)強(qiang)的(de)相(xiang)關(guan)性(xing)。由(you)此(ci)可(ke)見(jian)，為(wei)了(le)減(jian)少(shao)器(qi)件(jian)性(xing)能(neng)與(yu)刻(ke)蝕(shi)工(gong)藝(yi)的(de)相(xiang)關(guan)性(xing)，采(cai)用(yong)突(tu)起(qi)式(shi)多(duo)晶(jing)矽(gui)技(ji)術(shu)是(shi)非(fei)常(chang)必(bi)要(yao)的(de)。圖(tu)5是采用透射電子顯微鏡所得到的突起式TMOS實際截麵圖。可以看到在該圖中的突起式多晶矽結構以及溝槽式接觸
，單位元胞相鄰間距為1.4μm的n型TMOS，單個芯片有源區麵積為0.4 nm2，並采用TSOP6封裝。圖6(a)、(b)分別是器件擊穿電壓曲線以及輸出特性曲線。由圖6(a)可以看到，當漏端漏電流為250μA時，擊穿電壓為24 V
，滿足大於20 V的設計需要
，由圖6(b)可以看到

，當柵極開啟電壓為4.5 v、工作電流為5 A時，對應的導通電阻大致為23.75 mΩ。由於芯片有源區設計尺寸為0.4 mm2，最終Rdson·A為9.5 mΩ·mm2
[page] 3 結語

當相鄰單位元胞尺寸不斷縮小後，尤其在設計柵極氧化膜較薄的器件時，在傳統的TMOS工(gong)藝(yi)中(zhong)，源(yuan)區(qu)注(zhu)入(ru)會(hui)穿(chuan)透(tou)柵(zha)極(ji)側(ce)壁(bi)影(ying)響(xiang)器(qi)件(jian)性(xing)能(neng)。采(cai)用(yong)突(tu)起(qi)式(shi)結(jie)構(gou)可(ke)以(yi)有(you)效(xiao)地(di)避(bi)免(mian)刻(ke)蝕(shi)工(gong)藝(yi)及(ji)源(yuan)區(qu)注(zhu)入(ru)對(dui)較(jiao)短(duan)溝(gou)道(dao)器(qi)件(jian)的(de)間(jian)接(jie)影(ying)響(xiang)，消(xiao)除(chu)了(le)器(qi)件(jian)穿(chuan)通(tong)的(de)風(feng)險(xian)

，保(bao)證(zheng)了(le)器(qi)件(jian)的(de)穩(wen)定(ding)性(xing)能(neng)和(he)可(ke)重(zhong)複(fu)性(xing)。