【導讀】dangleinaozhinengchengweipojiechuantongsuanlipingjingdeguanjianzhuashou，cailiaochuangxinyugongchenghualuodidexietongfalichengweipojuhexin。jinri

，taikejishudaniuzhongguoqujishuzongjianzhangxinyuhuadongshifandaxuetianjiaoshouweirao“鐵電賦能類腦”展開深度對談，跳出實驗室局限
，從鐵電材料機理、qijianyanfalujingdaoceshijishuzhicheng，cengcengchaijie，quanjingchengxiantiedianjishuruheweileinaozhinengzhuruxindongneng，jiesuocunsuanyiticongshiyanshichuangxindaogongchenghualuodidejinjiemima。

“鐵電材料的獨特性，是類腦器件研發的核心密碼。” 田(tian)教(jiao)授(shou)開(kai)篇(pian)點(dian)明(ming)核(he)心(xin)。他(ta)介(jie)紹(shao)，鐵(tie)電(dian)材(cai)料(liao)因(yin)晶(jing)體(ti)結(jie)構(gou)對(dui)稱(cheng)性(xing)破(po)缺(que)
，內(nei)部(bu)偶(ou)極(ji)子(zi)在(zai)外(wai)加(jia)電(dian)場(chang)作(zuo)用(yong)下(xia)可(ke)有(you)序(xu)排(pai)列(lie)形(xing)成(cheng)鐵(tie)電(dian)疇(chou)，而(er)其(qi)疇(chou)方(fang)向(xiang)反(fan)轉(zhuan)時(shi)並(bing)非(fei)僅(jin)有(you) “上下” 兩態 —— tongguotiaokongdianchangzhenfuyuchixushijian，nengshixianfengfuqiefeiyishidezhongjiantai
，zheyushengwudanaotuchudekesuxinggaoduqihe

，weileinaoqijianshejitigongletianrandecailiaojichu。

基於這一機理，田教授團隊深耕十年，走出三條核心技術路徑。其一，通過鐵電調控半導體電導，以歐姆定律、基爾霍夫定律實現神經網絡矩陣乘加，模擬大腦皮層計算
；其二，創新構建鐵電憶容結構，利用位移電流與電容和電壓變化率的線性關係，規避焦耳熱問題
，實現低功耗存算一體信息處理；其三，突破鐵電疇調控技術

，將半導體轉化為可重構的 PN/NP 結，讓光電探測器實現多狀態響應

，打造 “感存算一體” 的類腦視網膜係統，直接對自然光圖像進行神經網絡計算，為邊緣計算提供新方案。

相較於 CPU、GPU 依賴存儲器交互導致的延遲
、高能耗問題，鐵電類腦器件以 “硬件仿生” silu
，zhijiegoujiandianzituchuyushenjingyuanwangluo，conggenyuanjiejuesuanlitongdian。danxinqijiandeyanfa，libukaijingzhunceshishebeidezhicheng。tianjiaoshoujieheduoniankeyanshijian，tichuleguanjianxuqiu：“鐵電類腦器件需要大量中間態表征，現有設備在納安以下小電流測試時速度偏慢

，一條轉移曲線可能要等數分鍾；同時
，陣列驗證階段需要多通道並行測試，現有設備通道規模難以滿足大規模矩陣乘加運算需求。”

這(zhe)些(xie)來(lai)自(zi)一(yi)線(xian)的(de)真(zhen)實(shi)訴(su)求(qiu)，正(zheng)是(shi)泰(tai)克(ke)技(ji)術(shu)迭(die)代(dai)的(de)核(he)心(xin)方(fang)向(xiang)。張(zhang)欣(xin)回(hui)應(ying)道(dao)，針(zhen)對(dui)小(xiao)電(dian)流(liu)測(ce)試(shi)速(su)度(du)與(yu)通(tong)道(dao)密(mi)度(du)兩(liang)大(da)痛(tong)點(dian)，全(quan)新(xin)推(tui)出(chu)的(de)機(ji)架(jia)式(shi)源(yuan)表(biao)已(yi)實(shi)現(xian)關(guan)鍵(jian)突(tu)破(po)：1U 高度設計，單主機可搭載 6 個 SMU 通道，噪聲電流控製在 10 皮安以內
，采樣速率達 1 兆 / 秒
，兼顧低電流測試精度與速度

；更支持通過 TSP link 總線多台堆疊互聯，實現上百個通道的同步並行工作，且各通道可獨立控製
，完美適配陣列化測試的規模化需求。此外，該設備可與 4200 係列無縫協同，形成 “高精度基礎表征 + 規模化陣列測試” 的完整解決方案。

“測試設備的迭代，是工程化落地的重要支撐。” 田教授對此高度認可。他表示，團隊的核心目標是推動鐵電類腦技術與先進 CMOS gongyijianrong，shixiandaguimocunsuanyitishenjingwangluodegongchenghualuodi。zheyiguochengzhong，jixuyaogongkedangeqijiandexingnengyouhua，gengxuyaotongguozhenlieyanzhengyanzhengjishukexingxing，ertaikededuotongdao、高速度測試方案，恰好解決了規模化驗證的核心痛點。

談及未來，田教授透露，團隊已搭建成熟的微納工藝平台，正麵向全國招募材料
、電路
、微電子、jisuanjidengduoxuekebeijingdeqingnianlaoshiyushuoboyanjiusheng，gongtonggongkedinenghaoleinaozhinengdegongchenghuananti。taikeyebiaoshi，jiangchixukaifangyingjianjiekouyuruanjiandingzhinengli，congtiediancailiaodeweiguanjilitansuo
，daocunsuanyitiqijiandegongchenghuatupo
，4200 始終作為科研核心工具
，見證並賦能著 “匠師共研” 的每一步。未來泰克也將與科研團隊深度聯合開發，把訓練、推理等功能模塊集成到測試係統中
，為鐵電類腦器件的工程化之路保駕護航 。

總結

一場跨界對話，串聯起鐵電材料創新
、類(lei)腦(nao)器(qi)件(jian)研(yan)發(fa)與(yu)測(ce)試(shi)技(ji)術(shu)賦(fu)能(neng)的(de)完(wan)整(zheng)鏈(lian)路(lu)，彰(zhang)顯(xian)了(le)科(ke)研(yan)創(chuang)新(xin)與(yu)產(chan)業(ye)賦(fu)能(neng)的(de)雙(shuang)向(xiang)奔(ben)赴(fu)。從(cong)田(tian)教(jiao)授(shou)團(tuan)隊(dui)十(shi)年(nian)深(shen)耕(geng)的(de)鐵(tie)電(dian)技(ji)術(shu)路(lu)徑(jing)，到(dao)泰(tai)克(ke)精(jing)準(zhun)破(po)解(jie)測(ce)試(shi)痛(tong)點(dian)的(de)設(she)備(bei)迭(die)代(dai)，二(er)者(zhe)協(xie)同(tong)發(fa)力(li)，為(wei)鐵(tie)電(dian)類(lei)腦(nao)技(ji)術(shu)的(de)工(gong)程(cheng)化(hua)落(luo)地(di)掃(sao)清(qing)障(zhang)礙(ai)。未(wei)來(lai)，隨(sui)著(zhe)科(ke)研(yan)團(tuan)隊(dui)的(de)多(duo)學(xue)科(ke)協(xie)同(tong)攻(gong)關(guan)與(yu)泰(tai)克(ke)的(de)持(chi)續(xu)技(ji)術(shu)賦(fu)能(neng)，鐵(tie)電(dian)類(lei)腦(nao)技(ji)術(shu)必(bi)將(jiang)突(tu)破(po)實(shi)驗(yan)室(shi)邊(bian)界(jie)
，實(shi)現(xian)與(yu)先(xian)進(jin)工(gong)藝(yi)的(de)深(shen)度(du)融(rong)合(he)，為(wei)智(zhi)能(neng)終(zhong)端(duan)、邊緣計算等領域打破算力桎梏，開啟低能耗類腦智能產業化的全新篇章。