【導讀】在涉及射頻(RF)的硬件測試中，選擇可配置、已校準的可靠信號源是其中最重要的方麵之一。本文提供了基於Raspberry Pi的高度集成解決方案，其可用於合成RF信號發生器
，輸出DC至5.5 GHz的單一頻率信號，輸出功率範圍為0 dBm至-40 dBm。所提出的係統基於直接數字頻率合成(DDS)架構，並對其輸出功率與頻率特性進行了校準，可確保在整個工作頻率範圍中，輸出功率保持在所需功率水平的±0.5 dB以內。

簡介

RF信號發生器，尤其是微波頻率的RF信號發生器，以前通常是基於鎖相環(PLL)頻率合成器1來構建。PLL支持從低頻參考信號生成穩定的高頻信號。圖1顯示了一個基本PLL模型。該模型由反饋係統（其中包括一個包括一個電壓控製振蕩器（VCO）用於改變輸出頻率）、誤差檢測器（用於比較輸入參考頻率和輸出頻率）以及分頻器組成。當分頻器的輸出頻率和相位等於輸入參考的頻率和相位時，環路被認為處於鎖定狀態。^2–5

圖1.基本PLL模型

根據應用的不同，DDS架構作為頻率合成器可能比PLL提供了一種更好的替代方案。。圖2顯示了一個典型的基於DDS的信號發生器。調諧字應用於相位累加器，由後者確定輸出斜坡的斜率。累加器的高位經過幅度正弦轉換器，最終到達DAC。與PLL相比
，DDS的架構具有明顯的優勢。例如，DDS數字相位累加器可實現比基於PLL的頻率合成器更精細的輸出頻率調諧分辨率。

圖2.基於DDS的典型信號發生器

PLL切換時間是其反饋環路建立時間和VCO響應時間的函數
，由於自身性質的限製
，其速度較慢，而DDS僅受數字處理延遲的限製，因此具有更快的切換速度。在電路板尺寸方麵，DDS的麵積更小，便於係統設計，許多硬件RF設計難題也迎刃而解6。

下一部分將討論 CN0511。一款基於DDS架構的完整DC至5.5 GHz正zheng弦xian波bo信xin號hao發fa生sheng器qi的de總zong體ti係xi統tong設she計ji。接jie下xia來lai將jiang討tao論lun矢shi量liang信xin號hao發fa生sheng器qi架jia構gou及ji其qi規gui格ge。而er後hou將jiang重zhong點dian討tao論lun係xi統tong時shi鍾zhong
，包bao括kuo時shi鍾zhong參can考kao要yao求qiu以yi及ji時shi鍾zhong管guan理li單dan元yuan和he矢shi量liang信xin號hao發fa生sheng器qi之zhi間jian的de電dian路lu連lian接jie。也ye會hui涉she及ji電dian源yuan架jia構gou和he係xi統tong布bu局ju，並bing進jin一yi步bu說shuo明ming整zheng體ti係xi統tong如ru何he實shi現xian高gao功gong率lv效xiao率lv和he合he理li的de散san熱re性xing能neng。隨sui後hou的de"軟件架構和校準"部(bu)分(fen)將(jiang)圍(wei)繞(rao)係(xi)統(tong)軟(ruan)件(jian)控(kong)製(zhi)和(he)校(xiao)準(zhun)展(zhan)開(kai)討(tao)論(lun)。該(gai)部(bu)分(fen)將(jiang)解(jie)釋(shi)軟(ruan)件(jian)提(ti)供(gong)的(de)靈(ling)活(huo)控(kong)製(zhi)以(yi)及(ji)如(ru)何(he)校(xiao)準(zhun)輸(shu)出(chu)功(gong)率(lv)。最(zui)後(hou)一(yi)部(bu)分(fen)將(jiang)說(shuo)明(ming)整(zheng)體(ti)係(xi)統(tong)性(xing)能(neng)，包(bao)括(kuo)係(xi)統(tong)相(xiang)位(wei)噪(zao)聲(sheng)
、校準輸出功率和係統的熱性能。

係統級架構和設計考量

A：係統級設計

圖3所示係統是基於DDS架構的完整DC至5.5 GHz正弦波信號發生器。四開關DAC核心和集成輸出放大器在整個工作頻率範圍內提供極低的失真，並配有50Ω的輸出匹配終端。

板載時鍾解決方案包括參考振蕩器和PLL，因而無需外部時鍾源。所有電源均來自Raspberry Pi平台板，其具有超高電源抑製比(PSRR)穩壓器和無源濾波功能，可使大幅減小電源轉換器對RF性能的影響。

圖3.CN0511：基於RPI的頻率合成RF信號發生器

圖4.所用矢量信號發生器(AD9166)的功能框圖

圖5.ADF4372 RF8x輸出級

圖3所示架構可用於雷達、自動測試、任意波形發生器和單音信號發生器等各種應用。而本文中實現了單音信號發生器應用。以下小節將討論CN0511包含的主要集成器件。

B：矢量信號發生器

如圖4所示，所使用的DC至9 GHz矢量信號發生器包含一個6 GSPS（1倍不歸零模式）DAC
、8通道、12.5 Gbps JESD204B數據接口以及一個具有多個數控振蕩器(NCO)的DDS。同時該器件是高度可配置的數字數據路徑，包括插值濾波器
、反SINC補償和數字混頻器，支持靈活的頻譜規劃。

圖4所示係統利用DAC的48位可編程模數NCO以非常高的精度（43 μHz頻率分辨率）實現了信號的數字頻移。該DAC的NCO僅需要SPI寫入接口速度達到100 MHz即可快速更新頻率調諧字(FTW)。SPI還支持配置和監控該DAC中的各種功能模塊。本設計未使用JESD通道，器件僅在NCO模式下使用。

圖4中的矢量信號發生器集成了單端、50 Ω匹配的輸出RF放大器，因此無需采用複雜的RF輸出電路接口。表1顯示了 AD9166的主要規格和在各種條件下的性能。

表1.AD9166主要規格

C：係統時鍾

圖2中的係統使用了ADF4372 PLL（見圖5），這是一款集成VCO的寬帶頻率合成器，當與外部環路濾波器和外部參考頻率一起使用時

，可以作為小數N分頻或整數N分頻頻率合成器。此外，VCO頻率可進行1、2、4、8、16、32或64分頻

，因此用戶可以在RF8x產生低至62.5 MHz的RF輸出頻率。

時鍾源的質量（例如其相位噪聲和雜散特性）以及其與高速DAC時(shi)鍾(zhong)輸(shu)入(ru)的(de)接(jie)口(kou)，會(hui)直(zhi)接(jie)影(ying)響(xiang)交(jiao)流(liu)性(xing)能(neng)。因(yin)此(ci)，相(xiang)位(wei)噪(zao)聲(sheng)和(he)其(qi)他(ta)頻(pin)譜(pu)內(nei)容(rong)將(jiang)會(hui)被(bei)直(zhi)接(jie)調(tiao)製(zhi)到(dao)輸(shu)出(chu)信(xin)號(hao)上(shang)。為(wei)實(shi)現(xian)最(zui)佳(jia)整(zheng)數(shu)邊(bian)界(jie)雜(za)散(san)和(he)相(xiang)位(wei)噪(zao)聲(sheng)性(xing)能(neng)

，ADF4372使用了單端參考輸入信號，然後將其倍頻以產生用於高速DAC的時鍾
，如圖6所示。

圖6.ADF4372和AD9166之間的電路連接

D：電源架構

CN0511的係統電源樹如圖7所示，基於係統負載要求將其效率提高到90%
，分別使用了 LTM8045、LTM4622和ADP5073 開關穩壓器
，。並選用 ADM7150、ADM7154和ADP1761等低壓差線性穩壓器(LDO)來為DAC
、放大器、PLL和VCO供電
，其有超低噪聲和高PSRR性能，可實現最佳相位噪聲性能。

使用電源時序控製器 LTC2928 來確保高速DAC按正確順序上電，避免損壞其內部電路。該電源時序控製器IC可監測和管理四個電壓軌
，並具有控製各電壓軌的上電時間和其他監控功能
，其中包括欠壓和過壓監控與報告功能。

E：布局考慮

對於這種需要極高性能和較高輸出頻率的應用，PCB（印刷電路板）材料的選擇會對結果有很大影響。圖8顯示了推薦的CN0511 PCB疊層，它在包含RF走線的層上使用Rogers 4350電介質材料，最大程度上減少3GHz以上的信號衰減，並確保在RF輸出處獲得最佳的信號完整性。

圖7.係統電源樹

圖8.推薦的PCB橫截麵和疊層

熱性能與PCB設計和工作環境直接相關。為改善設計的散熱性能，在PCB散熱焊盤上打了散熱通孔。

軟件架構和校準

A：軟件控製

在任何涉及信號發生器的應用都希望能夠輕鬆靈活地控製儀器設備。因為它隻需要將一張帶有Kuiper Linux鏡像的SD卡插入Raspberry Pi
，因而可以認為CN0511是即插即用的。Kuiper Linux鏡像包含控製信號發生器所需的所有必要軟件。有兩種方法可改變輸出功率和頻率：使用PyADI-IIO模塊寫入代碼，或使用IIO-Oscilloscope圖形用戶界麵(GUI)輸入所需的輸出。

PyADI-IIO是ADI硬件的Python抽象模塊
，帶有工業輸入/輸出(IIO)驅動程序。此模塊為控製硬件提供了簡單易用的Python方法和屬性。通過非常簡單的Python代碼行即可控製該板

，這些代碼可以在本地或遠程運行。可以使用簡單的for循環和一些延遲來創建任何頻率掃描，用於測試其他設備。

IIO-Oscilloscope是一個跨平台GUI應用程序，需要用戶輸入輸出功率幅度和頻率作為參數。

PyADI-IIO和IIO-Oscilloscope這兩個模塊均提供了結溫傳感器的輸出：一個在PLL IC內，另一個在矢量信號發生器IC內。圖9展示了這兩個軟件模塊以及與CN0511板通信所需的其他組件（libAD9166、LibIIO和Linux內核）。圖9中顯示的libAD9166是在Kuiper鏡像上預裝的另一個庫，用於準確控製輸出功率，包含輸出校準功率所需的C++代碼
，並特定使用於該板。關於如何實現校準的理論將在B節：輸出功率校準中繼續討論。

圖9.通過PyADI-IIO和IIO-Oscilloscope與設備通信所需的軟件組件框圖

B：輸出功率校準

zaixinhaofashengqiyingyongzhong，pindaipingtandushiyigeguanjiancanshu。zaigaixitongzhong，shuchugonglvyupinlvdeguanxitexingzhuyaoyoushiliangxinhaofashengqideshuchujueding。suizhepinlvtigao
，shuchuzukangcongqizhiliuzhikaishijianxiao。shuchuzukangdezhezhongbianhuayijifuzaichuderenhezukangshipeidouhuizhijieyingxiangshuchugonglv。ciwai，keyucedesinc滾降也會影響輸出功率的頻率響應。圖10討論並顯示了測得的未校準輸出功率與頻率的關係。為了克服這些不利因素，我們對輸出功率與頻率的關係進行了軟件校準。

用於校正輸出功率的旋鈕包含了AD9166的兩個寄存器：設置滿量程電流的10位寄存器Ioutfs_reg（地址0x42和0x41）和設置滿量程電流的16位寄存器Iout_reg（地址0x14E和0x14F）。這兩個寄存器負責控製AD9166 DAC的輸出電流
，這也是AD9166放大器的輸入（圖3）。

Ioutfs_reg提供大約10 dBm的輸出功率動態範圍，這是用於調整圖10所示不必要特性的理想值。

圖10.輸出功率與頻率的關係：未校準的輸出功率

從測量結果來看，每個PCB樣片都顯示出圖10所suo示shi的de相xiang同tong形xing狀zhuang特te性xing，隻zhi是shi偏pian移yi存cun在zai差cha異yi。考kao慮lv到dao這zhe一yi點dian，我wo們men開kai發fa了le兩liang個ge校xiao準zhun例li程cheng。第di一yi個ge校xiao準zhun程cheng序xu隻zhi需xu執zhi行xing一yi次ci，用yong於yu獲huo取qu校xiao準zhun整zheng個ge形xing狀zhuang所suo需xu的de參can數shu，使shi其qi平ping坦tan化hua，；第二個程序則用於校正不同板之間的偏移誤差，並作為每片板的生產測試運行。兩個校準例程均通過輸出測量

、計算和基於計算的寄存器調整來完成。

第一個校準例程的主要設計思路如圖11所示。首先
，圖10中的整個特性曲線被分成多個頻率區間，這些區間可以用從fmin[x]到fmax[x]的線段來近似表示，其中x是區間的索引，x ∈ [0, 31]，並且x為正整數。實際設計選擇了31個區間，但為了更好地舉例說明，圖11a中隻顯示了三個區間。對於每個區間，需要獲得兩個常數：一個是用於偏移校正的Offset_correction（圖11b）；一個是用於增益校正的Gain_correction（圖11c）。還需要存儲參數f_min[x]以跟蹤區間。

圖11.校準例程的可視化舉例：(a) 將特性曲線分成多個部分；(b) 對每個部分進行偏移校正；(c) 對每個部分進行斜率校正。

圖12a為第一個校準例程的工作原理偽代碼流程圖。為完成此算法，需要使用非常精確的頻譜分析儀來測量輸出功率（使用Keysight E5052B/R&S FSUP）。第一個例程（圖12a）產生的參數用於第二個校準例程
，如圖12b所示。

圖12.偽代碼流程圖：(a) 隻運行一次的第一個校準例程
；(b) 在每個CN0511板上運行的第二個校準例程。

第二個校準例程（圖12b）是針對生產測試中每個PCB樣片運行的，並為每個區間的Offset_correction參數增加同一常數。在第二個例程結束時，對於每個區間
，修改的參數Offset_correction[x]


、Gain_correction[x] 和f_min[x]都將存儲在電路板的EEPROM中。當電路板工作時，這些參數將在軟件中進一步使用。

為設置校準輸出功率，軟件使用公式1來計算調整頻率fx處的輸出功率的Ioutfs_reg寄存器值，以。fx是區間x內的頻率：fx ∈ [F_min[x], f_max[x])，fx為實正數，f_min[x]是索引為x的區間的最小頻率。

如公式1所示
，電路板上必須為每個x區間存儲三個參數，以便進行輸出校正：即Offset_correction[x]、Gain_correction[x]和f_min[x]。

係統性能

A：校準輸出功率

圖13顯示了CN0511在幾種不同輸出功率水平下的寬帶補償頻帶平坦度。對於設置在0 dBm和-40 dBm之間的任何輸出功率，從DC到5.5 GHz的整個頻帶內的精度為±0.5 dBm。

圖13.校準輸出功率與頻率的關係

B：相位噪聲

時鍾源的質量以及其與AD9166時鍾輸入端的接口會直接影響相位噪聲性能。在指定頻率偏移處的相位噪聲和雜散會被直接轉為輸出信號。圖14顯示了經過測量的單邊帶(SSB)相位噪聲與頻率偏移的關係。所有數據都是在輸出功率設置為滿量程的情況下收集的。使用板載122.88 MHz CMOS壓控晶體振蕩器用作係統時鍾參考。

圖14.係統相位噪聲性能

C：熱性能

根據應用和配置，高速DAC的功耗可能接近4 W。該器件使用裸露芯片封裝來降低熱阻並允許芯片直接散熱。使用帶風扇的機械散熱器來散發封裝的熱量。在安裝散熱器的情況下，LTM4622在25°C的環境溫度下顯示出的最高溫度讀數約為60.6°C。

結論

本文提出了一種高頻、低失真、低噪聲的信號源。所介紹的係統是一種采用基於高速DAC的DDS架構的低成本RF信號頻率合成器解決方案

，通過使用基於DDS技術的矢量信號發生器，該係統較之簡單PLL的有多項優勢

，例如簡單化

、低失真、高分辨率調諧
、近乎瞬時的跳頻、相位和幅度調製。

DDS架構的多項優勢使得調整和校準輸出功率以及微調輸出頻率成為可能。在係統中添加校準例程可為用戶提供從DC到5.5 GHz的輸出參考信號音，精度為±0.5 dBm
，動態範圍為0 dBm到-40 dBm。對於實驗室儀器而言，這是一種近乎理想的解決方案。

致謝

感謝所有為本文提供寶貴技術支持的ADI工程師。

參考電路

¹Paul R. Gray、Paul J. Hurst、Stephen H. Lewis和Robert G. Meyer。模擬集成電路分析與設計。Wiley，2009年1月。

²Mike Curtin和Paul O’Brien。 “用於高頻接收器和發射器的鎖相環” 。《模擬對話》，第33卷第3期，1999年7月。

³VCO設計手冊。Mini-Circuits Corporation，1996年。

⁴Leon W. Couch。數字和模擬通信係統。Macmillan Publishing Company，1990年。

⁵Peter Vizmuller。射頻設計指南。Artech House
，1995年。

⁶Jim Surber和Leo McHugh。 “單芯片直接數字頻率合成與模擬PLL”。《模擬對話》
，第30卷第3期，1996年7月。

EVAL-CN0511-RPIZ用戶指南。ADI公司，2023年1月。

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻
、圖片
、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

高精度60V電池電量監測係統這樣打造！

士蘭微王敏昌博士：高起點的IDM傳感器廠商
，新增長曲線從何而來
？

優化住宅太陽能係統能效
、可靠性和成本

對圖像傳感器的認識誤區：傳感器類型

IBM 謝東：科技創新, 是高質量發展的引擎