圖1：使用Avalon內存映射總線連接的典型Altera FPGA係統。

 

本設計實例使用Altera的SPI Slave to Avalon MM橋實現了一種掛接到Avalon總線的簡單方法。這種技術有兩個優勢：它不會影響原始係統設計，橋可以與嵌入式處理器共存。對於圖1所示的係統來說，這種SPI橋允許工程師直接控製LTC6948小數分頻鎖相環的頻率、設置LTC1668數模轉換器的電壓
、讀取LTC2498模數轉換器的電壓或讀取LTC2983的溫度，就像處理器那樣。

 

圖2：高亮部分+例子代碼+反向工程=Python腳本。

 

Altera為SPI-Avalon MM橋提供了參考設計。遺憾的是
，相關文檔非常少
，並且將Nios處理器用作SPI主器件。這其實有違使用SPI橋的初衷，因為Nios可以直接連接Avalon MM總線。實用性的SPI主器件是淩力爾特公司的Linduino微控製器，它是Arduino處理器的的克隆版本，不過增加了連接LT演示板的接口等額外功能。其中一個額外功能是電平轉換SPI端口。當連接電壓低至1.2V的FPGA I/O組時這個電平轉換功能特別有用。Linduino固件可以用來接受來自虛擬COM端口的命令，並將命令翻譯成SPI處理內容。 在對Altera設計例子進行反向工程後(圖2)就能得到一個Python庫
，接著創建SPI橋可以接受的數據包。這些數據包隨後被翻譯成Linduino命令。Python腳本隨後允許硬件工程師完全控製整個項目
，無需重新開發接口協議。LinearLabToolsPhython文件夾中提供了幫助LTC1668數模轉換器控製數字圖案發生器頻率的Python腳本例子。圖3顯示了演示裝置。

 

圖3：插入FPGA電路板(左)的DC2459數模轉換器演示板(右)。

 

圖4顯示了係統框圖。注意，數字控製振蕩器(NCO)可以由移位寄存器或PIO內核進行控製。移位寄存器用於調試，因為它可以直接控製NCO。將GPIO線置高將激活SPI-Avalon橋，進而控製Avalon總線上的32位PIO端口。PIO輸出隨即用於控製NCO頻率。

 

圖4：FPGA係統框圖。

 

借助基本的一些係統操作，可以將額外的外設內核連接到總線上。為了幫助係統設計
，Altera提供了一款名為Qsys的工具，它提供了連接各個IP的圖形用戶界麵(GUI)。Qsys可以將GUI設計的係統(圖5)翻譯為HDL。外設地址是完全可配置的。在這個案例中
，PIO被設為基地址0x0。

 

圖5：Qsys GUI。

 

當設計在FPGA中實現後，LinearLabTools中提供的Python庫包含的兩個函數就能連接到設計：

 

transaction_write(dc2026, base, write_size, data) transaction_read(dc2026, base, read_size)

 

這些函數的第一個參數是Linduino的串口實例。第二個參數是Avalon總線上的外設地址。這兩個函數分別用於接收和返回字節列表。當讀寫IP時這兩個函數具有一定的靈活性。為了設置給定例子的NCO
，隻需要transaction_write一個函數。公式1用於確定調節字。

 

 

要將NCO設為1kHz並具有50MSPS采樣率，調節字的值需要設為85899或0x00014F8B
，並按4個字節一起傳送。這樣，將數模轉換器設為1kHz的Python代碼是： transaction_write(linduino_serial_instance, 0, 0, [0x0, 0x01, 0x4F, 0x8B])

 

圖6：Python Avalon總線例子。

 

圖6中的Python腳本描述了用於配置NCO的簡單文本接口。值得一提的是：SPI橋使用SPI模式3。這是通過不斷的試錯，並通過分析Altera例子中的Nios處理器的SPI接口驗證後才確定的模式。 benshejishilitigongleyizhongwuxushiyongqianrushichuliqijiunengkongzhixitongdefangfa

，tanengbangzhuyingjiangongchengshizaibudaraoruanjiangongchengshideqingkuangxiagaodingyigexiangmu
，bingqieduiyingjianshejideyingxiangzuixiao。