可測試性是同可靠性、維(wei)修(xiu)性(xing)相(xiang)並(bing)列(lie)的(de)一(yi)門(men)新(xin)型(xing)學(xue)科(ke)，其(qi)發(fa)展(zhan)和(he)應(ying)用(yong)對(dui)於(yu)提(ti)高(gao)產(chan)品(pin)的(de)質(zhi)量(liang)

，降(jiang)低(di)產(chan)品(pin)的(de)全(quan)壽(shou)命(ming)周(zhou)期(qi)費(fei)用(yong)具(ju)有(you)重(zhong)要(yao)意(yi)義(yi)。隨(sui)著(zhe)集(ji)成(cheng)電(dian)路(lu)設(she)計(ji)方(fang)法(fa)與(yu)工(gong)藝(yi)技(ji)術(shu)的(de)不(bu)斷(duan)進(jin)步(bu)
，集(ji)成(cheng)電(dian)路(lu)的(de)可(ke)測(ce)性(xing)已(yi)經(jing)成(cheng)為(wei)提(ti)高(gao)產(chan)品(pin)可(ke)靠(kao)性(xing)和(he)成(cheng)品(pin)率(lv)的(de)重(zhong)要(yao)因(yin)素(su)。

1 信號處理器簡介

硬件電路軟件化是電路設計的發展趨勢。借助大規模集成的FPGA和he高gao效xiao的de設she計ji軟ruan件jian，不bu僅jin可ke通tong過guo直zhi接jie對dui芯xin片pian結jie構gou的de設she計ji實shi現xian多duo種zhong數shu字zi邏luo輯ji係xi統tong功gong能neng
，而er且qie由you於yu管guan腳jiao定ding義yi靈ling活huo，從cong而er減jian輕qing了le信xin號hao處chu理li器qi電dian路lu圖tu設she計ji和he電dian路lu板ban設she計ji的de工gong作zuo量liang及ji難nan度du。這zhe種zhong基ji於yu可ke編bian程cheng邏luo輯ji器qi件jian的de設she計ji大da幅fu減jian少shao了le芯xin片pian的de數shu量liang

，縮suo小xiao了le係xi統tong的de體ti積ji，提ti高gao了le係xi統tong的de可ke靠kao性xing，同tong時shi也ye增zeng加jia了le信xin號hao處chu理li器qi的de測ce試shi複fu雜za度du，降jiang低di了le故gu障zhang隔ge離li率lv。

信號處理器主要完成電壓模擬信號的分時采集
、RS422總線信號的接收和編碼輸出等功能
，原理框圖如圖1所示。

2 信號處理器測試現狀分析

信號處理器作為遙測產品的重要部件，其可測試性基本決定了遙測產品的可測試性，因此提高信號處理器的可測試性意義重大。由圖1可知信號處理器需要進行測試的節點較多，主要包括多路模擬信號調理電路、交換子、A／D轉換器、RS422總線接口芯片
、PCM碼輸出電路
、FPGA內部的各邏輯模塊、二次電源等
，共計約34個測試節點。

在地麵或試驗室環境中，采用信號模擬器、萬用表、示波器、數據接收設備等對信號處理器進行測試，可以考核全部測試節點
，基本實現信號處理器100％的測試覆蓋率和故障隔離率。

在供電、二次電源變換以及PCM輸出正常的前提下
，在掛機自檢過程中通過接收到的PCM數據僅可獲取部分模塊的工作狀態，主要包括“供電”信號所在的調理電路、交換子、A／D轉換器
、模擬量處理模塊和編碼控製模塊的部分功能
，測試覆蓋率約為24％。當4個單元中任意一個單元或多個單元出現故障時，無法通過數據分析完成故障的進一步隔離，從而形成一個模糊度為4的模糊組，故障隔離率0％。
[page]
3 BIT設計分析

3．1 單一模擬信號采集通路BIT分析

通過對圖1中雙點劃線部分電路進行分析，建立故障樹如圖2所示
，根據故障樹形成相關性圖形模型如圖3所示

，獲得一階相關性及相關D矩陣如圖4所示。

通過對D矩陣分析，識別冗餘測試點和模糊組，完成檢測用測試點選擇

，生成診斷樹和故障字典如圖5所示。

3．2 單一模擬信號采集通路的BIT設計

部分電路BIT分(fen)析(xi)是(shi)基(ji)於(yu)通(tong)過(guo)獲(huo)得(de)測(ce)試(shi)點(dian)的(de)狀(zhuang)態(tai)來(lai)識(shi)別(bie)故(gu)障(zhang)和(he)故(gu)障(zhang)定(ding)位(wei)。根(gen)據(ju)信(xin)號(hao)處(chu)理(li)器(qi)的(de)特(te)殊(shu)性(xing)，設(she)計(ji)采(cai)用(yong)為(wei)電(dian)路(lu)各(ge)測(ce)試(shi)點(dian)引(yin)入(ru)激(ji)勵(li)信(xin)號(hao)的(de)方(fang)式(shi)，實(shi)現(xian)判(pan)斷(duan)功(gong)能(neng)模(mo)塊(kuai)是(shi)否(fou)存(cun)在(zai)故(gu)障(zhang)的(de)功(gong)能(neng)
，其(qi)BIT方案如圖6所示。

在信號處理器上增加D／A轉換器電路和開關矩陣模塊，FPGA中增加自檢模塊；信號處理器加電時
，自檢模塊控製開關矩陣接入各測試點
，由D／A轉換器接入特定電壓值

；通過比較電路最終測試返回值與引入值即可了解各模塊的狀態。以模擬信號“供電”測試通道為例說明BIT工作流程。

(1)自檢模塊預設D／A輸出值為4 V。(2)通過開關矩陣將4 V電壓接入“供電”信號所在調理電路前端。(3)自檢模塊將通過A／D轉換器獲得的數據同預定值進行比較。(4)如果比較結果一致，則輸出“000”表示無故障
，自檢結束。(5)如果比較結果不一致，則控製開關矩陣將4 V電壓接入調理電路後端
，即交換子前端，自檢模塊將通過A／D轉換器獲得的數據同預定值比較。(6)如果比較結果相一致，則輸出“110”表示調理電路故障，自檢結束。(7)如果比較結果不一致
，則控製開關矩陣將4 V電壓接入交換子後端
，即A／D轉換器前端，自檢模塊將通過A ／D轉換器的獲得的數據同預定值進行比較。(8)如果比較結果相一致，則輸出“101”表示交換子故障，自檢結束。(9)如果比較結果不一致，則通過“100”表示A／D轉換器故障，自檢結束。

此流程存在盲點，即模擬信號處理模塊故障。因為該故障也可能導致交換子輸出和A／D轉換器輸出故障
，單一流程無法進行識別和隔離。全部模擬通道均加入到此流程後
，就可以通過多數原則判定和隔離上述故障。
[page]
3．3 RS422數據通道BIT設計

RS422數據接收隻有兩級功能模塊，故障判定和隔離相對簡單。隻需要在FPGA中增加相應數量的標準RS422總線數據流
，通過RS422總線接口芯片、開關矩陣和總線選擇器接入RS422總線接口芯片輸入端或RS422數據處理模塊。RS422數據通道BIT方案如圖7所示。

信號處理器加電後，自檢模塊首先發出預定格式的RS422信息
，並控製開關矩陣切入RS422接口電路的輸入端

，將接收到的數據同原始數據進行比對。如果一致則代表無故障；否則
，將預定數據通過總線選擇器切入RS422接口電路後端，再將收到的數據與預定數據比較，比對結果數據一致則RS422接口電路存在故障，反之RS422數據處理模塊故障，但不能同時識別RS422接口電路是否故障。

3．4 信號處理器整體BIT設計

通過對單一模擬信號采集通道以及RS422數據通道的BIT設計實現
，最終信號處理器整體BIT設計結果如圖8所示。

自檢模塊為整個BIT設計的核心，自檢模塊需要控製D／A轉換、開關矩陣的切換、總線選擇器工作狀態、產生需要的激勵信號、完成數據判讀以及生成故障代碼。自檢模塊的功能框圖如圖9所示。


相關閱讀：

絕對實用！一種FBAR傳感器信號處理電路的設計
數字信號處理器的POL電源解決方案設計
改進電路設計規程提高可測試性