技術分享:基於DSP的數字圖像處理係統中的抗幹擾設計
發布時間:2014-03-07 責任編輯:mikeliu
【導讀】隨(sui)著(zhe)人(ren)類(lei)文(wen)明(ming)的(de)進(jin)步(bu)和(he)電(dian)子(zi)科(ke)技(ji)的(de)快(kuai)速(su)發(fa)展(zhan),視(shi)頻(pin)通(tong)信(xin)作(zuo)為(wei)人(ren)類(lei)視(shi)野(ye)的(de)延(yan)伸(shen),被(bei)廣(guang)泛(fan)應(ying)用(yong)於(yu)各(ge)行(xing)各(ge)業(ye)。應(ying)運(yun)而(er)生(sheng)的(de)數(shu)字(zi)圖(tu)像(xiang)處(chu)理(li)技(ji)術(shu)也(ye)就(jiu)得(de)到(dao)了(le)飛(fei)速(su)地(di)發(fa)展(zhan)。目(mu)前(qian),由(you)於(yu)運(yun)算(suan)速(su)度(du)快(kuai)、片上資源豐富和能夠實現複雜的線性和非線性算法等原因,DSP已成為通信、計算機和消費電子產品等領域的基礎器件,其中在數字圖像處理技術中顯得尤為突出。
然而,由於包括DSP本(ben)身(shen)在(zai)內(nei)的(de)所(suo)有(you)電(dian)子(zi)器(qi)件(jian)都(dou)是(shi)幹(gan)擾(rao)源(yuan),而(er)且(qie)係(xi)統(tong)所(suo)處(chu)的(de)工(gong)作(zuo)環(huan)境(jing)中(zhong)還(hai)有(you)很(hen)多(duo)外(wai)界(jie)幹(gan)擾(rao)源(yuan),再(zai)加(jia)上(shang)數(shu)字(zi)圖(tu)像(xiang)處(chu)理(li)技(ji)術(shu)對(dui)信(xin)號(hao)噪(zao)聲(sheng)非(fei)常(chang)敏(min)感(gan),所(suo)以(yi)在(zai)係(xi)統(tong)設(she)計(ji)中(zhong)必(bi)須(xu)考(kao)慮(lv)係(xi)統(tong)的(de)抗(kang)幹(gan)擾(rao)問(wen)題(ti)。否(fou)則(ze),至(zhi)少(shao)會(hui)影(ying)響(xiang)係(xi)統(tong)的(de)處(chu)理(li)結(jie)果(guo),甚(shen)至(zhi)造(zao)成(cheng)更(geng)為(wei)嚴(yan)重(zhong)的(de)後(hou)果(guo)。本(ben)文(wen)就(jiu)是(shi)介(jie)紹(shao)基(ji)於(yu)DSP的數字圖像處理係統中的抗幹擾設計。
1. 係統的幹擾源和幹擾徑
基於DSP的數字圖像處理係統中的幹擾源主要有由光和電的基本性質所引起的噪聲、電器的機械運動產生的噪聲、雷電放電造成的大氣噪聲源、太陽黑子運動等造成的天電噪聲源、電阻等電子元器件工作時發熱造成的熱噪聲源、50Hz工頻電網造成的電網幹擾源、汽車點火裝置造成的點火係統幹擾源、無線通信係統造成的射頻幹擾源以及一些人為惡意造成的幹擾源等,所有幹擾源中高頻脈衝噪聲對數字信號處理係統的危害最大。
以上提到的幹擾源都屬於電磁幹擾(EMI)。電磁學原理告訴我們:隻要有電流存在就會產生磁場,隻要有電壓存在就會產生電場。磁場、電場隨時間變化的產生量的多少,就是電磁幹擾的根本原因。電磁幹擾的概念如圖1所示。

基於DSP的數字圖像處理係統的幹擾途徑主要有電源線、輸入/輸出線、接地線、電磁感應、靜電感應、電路的公共阻抗、電源異常等。各種幹擾途徑在本係統中所占比例如表1所示。

2. 抗幹擾措施
根據對係統自身、幹擾源和幹擾途徑的分析,本係統抗幹擾措施主要是:①提高係統自身的電磁兼容性;②隔離幹擾源;③切斷幹擾途徑等3種方案。基於此,本文提出了一些適用於本係統的硬件抗幹擾技術和軟件抗幹擾技術。
2.1 電磁兼容
電磁兼容性是指電力、電子、通(tong)訊(xun)設(she)備(bei)或(huo)其(qi)係(xi)統(tong)在(zai)其(qi)設(she)置(zhi)的(de)場(chang)所(suo)處(chu)於(yu)工(gong)作(zuo)狀(zhuang)態(tai)時(shi),不(bu)對(dui)其(qi)周(zhou)圍(wei)產(chan)生(sheng)影(ying)響(xiang),也(ye)不(bu)被(bei)其(qi)四(si)周(zhou)的(de)電(dian)磁(ci)環(huan)境(jing)所(suo)影(ying)響(xiang),不(bu)產(chan)生(sheng)誤(wu)動(dong)作(zuo)和(he)性(xing)能(neng)降(jiang)低(di),按(an)設(she)計(ji)獲(huo)得(de)其(qi)工(gong)作(zuo)能(neng)力(li)。也(ye)就(jiu)是(shi)說(shuo),設(she)備(bei)或(huo)係(xi)統(tong)不(bu)對(dui)外(wai)界(jie)產(chan)生(sheng)幹(gan)電(dian)磁(ci)幹(gan)擾(rao),而(er)且(qie)不(bu)受(shou)所(suo)處(chu)環(huan)境(jing)中(zhong)電(dian)磁(ci)幹(gan)擾(rao)影(ying)響(xiang)其(qi)的(de)正(zheng)常(chang)工(gong)作(zuo)能(neng)力(li)。
2.2 硬件抗幹擾技術
yingjiankangganraojuyouxiaolvgaodetedian,kejiangjuedaduoshuganraojuzhimenwai,yingjiankangganraojishushishejishideshouxuan,tanengyouxiaoyizhiganraoyuan,zuduanganraotongdao。zhiyaohelibuzhiyuxuanzeyouguancanshu,shidangdeyingjiankangganraocuoshijiunengyizhishipintongxinxitongdejuedabufenganrao。changjiandeyingjiankangganraojishucuoshiyou:濾波(無源濾波和有源濾波)技術、去耦技術、隔離技術和接地技術等。
由於高頻脈衝噪聲對本係統危害最大,為了提高係統的抗幹擾性能,在係統中可采取以下措施:
(1) zengjiazongxiandekangganraonengli。caiyongsantaimenxingshidezongxianjiegou,binggeizongxianjieshangladianzu,shizongxianzaishunjianchuyuwendingdegaodianpingerbimianzongxianchuxianxuankongzhuangtai。zongxianxujiahuanchongqi。
[page]
(2) 提高係統控製信號抗幹擾能力。在係統中通常有RESET、STB等控製線,當CPU與其控製器件的傳輸距離較遠且控製線阻抗較高時,就容易受到脈衝噪聲幹擾。可在被控製器件的輸入端並聯一隻20pF的電容,並且在RESET等控製信號線並聯一隻0.01μF電容。給控製線加一級緩衝器,使控製線的阻抗變低,也有助於抑製幹擾。
(3) 抑yi製zhi數shu字zi信xin號hao的de串chuan模mo幹gan擾rao。這zhe種zhong串chuan模mo幹gan擾rao是shi相xiang鄰lin信xin號hao線xian在zai傳chuan輸shu信xin號hao過guo程cheng中zhong引yin起qi的de幹gan擾rao,大da多duo發fa生sheng在zai印yin製zhi板ban平ping行xing導dao線xian上shang。串chuan模mo幹gan擾rao的de強qiang弱ruo與yu相xiang鄰lin兩liang信xin號hao線xian之zhi間jian的de耦ou合he阻zu抗kang和he信xin號hao本ben身shen的de阻zu抗kang有you關guan。因yin此ci,在zai本ben係xi統tong中zhong應ying當dang:盡量縮短信號線的長度;傳輸多種電平信號時,盡量把前、後沿時間相近的電平信號劃為一組傳輸;在雙麵印製板的背麵布置較大麵積的地線區域可對部件產生的高頻脈衝噪聲起到吸收和屏蔽的作用。
(4) 利用電磁幹擾濾波器(EMI Filter)消除電源幹擾。隨著電子設備、計算機和家用電器的大量湧現與廣泛普及,電網幹擾正曰益嚴重並形成一種公害。特別是瞬態電磁幹擾,其電壓幅度高(幾百伏至上千伏)、上升速率塊、持續時間短、隨機性強,容易使數字電路產生嚴重幹擾,甚至損害設備。電磁幹擾濾波器亦稱電源噪聲濾波器(PNF),它能有效地抑製電網噪聲,提高設備的抗幹擾能力及係統的可靠性。電磁幹擾濾波器在係統中的應用如圖2所示。

(5) 利用硬件看門狗功能提高係統的抗幹擾能力。由專用芯片MAX692構成的看門狗電路如圖3所示,係統所用外圍元件少。MAX692是微係統監控電路芯片,具有後備電池切換、掉電判別、看門狗監控等功能。其中WDI是看門狗檢測輸入端,接到DSP的一個專用I/O口或一個總線口上。是複位信號輸出端,接DSP的複位端。MAX692的WDI定時周期為1.6s,複位脈衝寬度是200ms。如果WDI保持高或低超過"看門狗"定時周期(1.6s),端將發生200ms寬(最小140ms)的負脈衝使DSP複位。

利用軟件也可以提高DSP數字圖像處理係統的抗幹擾能力。主要有:①利用數字濾波器來濾除幹擾;②采用軟件看門狗、多次采樣技術、定時刷新輸出口等技術來抑製幹擾。下麵主要介紹數字濾波器在本係統中的應用。
數字濾波器(DF)對圖像信號的處理過程如圖4所示。圖像信號首先經過采樣/保持電路(S/H),送至模/數轉換器(ADC)轉換成數字量,然後通過數字濾波器濾除其中的幹擾信號,最後通過數/模轉換器(DAC)獲得語音信號輸出。

根據所用數學模型的不同,數字濾波器可分為兩大類:一類是遞歸型濾波器,其特點是濾波器的輸出不僅與輸入信號有關,還與過去的輸出值有關;另一類是非遞歸型濾波器(如一階、二階低通濾波器),其特征是濾波器的輸出僅與輸入信號有關,而與過去的輸出值無關。本係統中使用的是遞歸型濾波器。
數字濾波器的軟件設計方法有:程序判斷濾波法(限幅濾波法)、中位值濾波法、算術平均濾波法、遞推平均濾波法、防脈衝幹擾平均濾波法、一階滯後濾波法等6種方法。根據需要,本係統選擇中位值濾波法。
設數字濾波器的輸入信號為一個一維序列l,2,…,n,取窗口長度(點數)為m (m為奇數),對其進行中位值濾波,就是從輸入序列中相繼抽出m個數i-v,…,i-1,i,i+1,…,i+v(其中f2為窗口中心值,v=(m-1)/2),再將這m個點按其數值大小排序,取其序號為中心點的那個數作為濾波輸出。用數學公式表示為:yi=Med{i-v,…,i,…,i+v} i∈N,v=(m-1)/2
3. 結束語
實驗證明:以上抗幹擾方法在基於DSP的數字圖像處理係統中能夠充分地抑製來自係統外和係統自身的幹擾,能夠有效地提高係統的抗幹擾能力和可靠性。
相關閱讀:
探討DSP設計的電磁兼容性問題
做DSP最應該懂得157個問題(回答)
dsp應用有哪些
特別推薦
- 噪聲中提取真值!瑞盟科技推出MSA2240電流檢測芯片賦能多元高端測量場景
- 10MHz高頻運行!氮矽科技發布集成驅動GaN芯片,助力電源能效再攀新高
- 失真度僅0.002%!力芯微推出超低內阻、超低失真4PST模擬開關
- 一“芯”雙電!聖邦微電子發布雙輸出電源芯片,簡化AFE與音頻設計
- 一機適配萬端:金升陽推出1200W可編程電源,賦能高端裝備製造
技術文章更多>>
- 具身智能成最大亮點!CITE 2026開幕峰會釋放產業強信號
- 助力醫療器械產業高質量發展 派克漢尼汾閃耀2026 ICMD
- 比異步時鍾更隱蔽的“芯片殺手”——跨複位域(RDC)問題
- 數據之外:液冷技術背後的連接器創新
- “眼在手上”的嵌入式實踐:基於ROS2與RK3576的機械臂跟隨抓取方案
技術白皮書下載更多>>
- 車規與基於V2X的車輛協同主動避撞技術展望
- 數字隔離助力新能源汽車安全隔離的新挑戰
- 汽車模塊拋負載的解決方案
- 車用連接器的安全創新應用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall
熱門搜索
ESD
ESD保護
ESD保護器件
ESD器件
Eurotect
Exar
Fairhild
FFC連接器
Flash
FPC連接器
FPGA
Fujitsu
Future
GFIVE
GPS
GPU
Harting
HDMI
HDMI連接器
HD監控
HID燈
I/O處理器
IC
IC插座
IDT
IGBT
in-cell
Intersil
IP監控
iWatt




