中心議題：

• DSP硬件方麵的電磁兼容性問題
• DSP軟件設計時應采取的措施
• DSP電磁兼容設計時應注意的幾個關鍵問題

解決方案：

• 板結構、線路安排方麵的降噪技術
• 采用濾波技術降噪方法
• 采用攔截失控程
• 設立標誌判斷
• 增加數據安全備份

1 引言

由於DSP是一個相當複雜
、種類繁多並有許多分係統的數、模混合係統
，所以來自外部的電磁輻射以及內部元器件之間
、分係統之間和各傳輸通道間的竄擾對DSP及其數據信息所產生的幹擾，己嚴重地威脅著其工作的穩定性、可靠性和安全性。據統計
，幹擾引起的DSP事故占其總事故的90%左右。同時DSP又不可避免地向外輻射電磁波
，對環境中的人體、設備產生幹擾、妨礙或損傷。並且隨著DSP運算速度的提高，能夠實時處理的信號帶寬也大大增加
，它的研究重點也轉到了高速
、實時應用方麵。但正是這樣，它的電磁兼容性問題也就越來越突出了，本文在DSP的電磁兼容性問題方麵進行了一些探討。

2 DSP硬件方麵的電磁兼容性

電磁兼容性（EMC）包含係統的發射和敏感度兩方麵的問題。假若幹擾不能完全消除
，也要使幹擾減少到最小。如果一個DSP係統符合下麵三個條件，則該係統是電磁兼容的。(1) 對其它係統不產生幹擾；(2) 對其它係統的發射不敏感；(3) 對係統本身不產生幹擾。

2.1 DSP中的幹擾主要來源
電磁幹擾是通過導體或通過輻射產生的，很多電磁發射源，如光照、繼電器、DC 電機和日光燈都可引起幹擾。AC電源線
、互連電纜
、金jin屬shu電dian纜lan和he子zi係xi統tong的de內nei部bu電dian路lu也ye都dou可ke能neng產chan生sheng輻fu射she或huo接jie收shou到dao不bu希xi望wang的de信xin號hao。在zai高gao速su數shu字zi電dian路lu中zhong，時shi鍾zhong電dian路lu通tong常chang是shi寬kuan帶dai噪zao聲sheng的de最zui大da產chan生sheng源yuan。在zai快kuai速suDSP係統中

，這些電路可產生高達300MHz 的諧波失真信號
，在係統中應該把它們除掉。在數字電路中
，最容易受影響的是複位線、中斷線和控製線。

2.2 DSP中的傳導性幹擾
一(yi)種(zhong)最(zui)明(ming)顯(xian)能(neng)引(yin)起(qi)電(dian)路(lu)噪(zao)聲(sheng)的(de)傳(chuan)播(bo)路(lu)徑(jing)是(shi)經(jing)過(guo)導(dao)體(ti)。一(yi)條(tiao)穿(chuan)過(guo)噪(zao)聲(sheng)環(huan)境(jing)的(de)導(dao)線(xian)可(ke)撿(jian)拾(shi)噪(zao)聲(sheng)，並(bing)把(ba)噪(zao)聲(sheng)送(song)到(dao)另(ling)外(wai)電(dian)路(lu)而(er)引(yin)起(qi)幹(gan)擾(rao)。設(she)計(ji)人(ren)員(yuan)必(bi)須(xu)避(bi)免(mian)導(dao)線(xian)撿(jian)拾(shi)噪(zao)聲(sheng)
，如(ru)噪(zao)聲(sheng)通(tong)過(guo)電(dian)源(yuan)線(xian)進(jin)入(ru)電(dian)路(lu)後(hou)，若(ruo)電(dian)源(yuan)本(ben)身(shen)或(huo)連(lian)接(jie)到(dao)電(dian)源(yuan)的(de)其(qi)它(ta)電(dian)路(lu)是(shi)幹(gan)擾(rao)源(yuan)，則(ze)在(zai)電(dian)源(yuan)線(xian)進(jin)入(ru)電(dian)路(lu)之(zhi)前(qian)必(bi)須(xu)對(dui)其(qi)去(qu)耦(ou)。

2.3 DSP中的共阻抗耦合問題
當dang來lai自zi兩liang個ge不bu同tong電dian路lu的de電dian流liu流liu經jing一yi個ge公gong共gong阻zu抗kang時shi就jiu會hui產chan生sheng共gong阻zu抗kang耦ou合he。阻zu抗kang上shang的de壓ya降jiang由you兩liang個ge電dian路lu決jue定ding。來lai自zi兩liang個ge電dian路lu的de地di電dian流liu流liu經jing共gong地di阻zu抗kang，電dian路lu 1的地電位被地電流2調製

，噪聲信號或DC補償經共地阻抗從電路2耦合到電路1。

2.4 DSP中的輻射耦合問題
經輻射產生的耦合通稱串擾。串擾是由電流流經導體時產生的電磁場引起的
，電磁場會在鄰近的導體中感應出瞬態電流。

2.5 DSP中的輻射現象
輻射有兩種基本類型：差分（DM）和共模（CM）兩種模式。共模輻射或單極天線輻射是由無意的壓降引起的，它使電路中所有的地連接抬高到係統地電位之上。就電場大小而言
，CM輻射是比 DM輻射更為嚴重的問題。為使CM輻射最小
，必須用切合實際的設計使共模電流降到零。

2.6 影響EMC的因數
（1）電壓：電源電壓越高，意味著電壓振幅越大而發射就更多
，而低電源電壓影響敏感度。
（2）頻率：高頻信號與周期性信號會產生更多的輻射。在高頻數字係統中，當器件處於開關狀態時將產生電流尖峰信號；在模擬係統中，當負載電流變化時也將產生電流尖峰信號。
（3）接地：在電路設計中，沒有比采用可靠和完美的地線連接方式更重要的事情了，在所有EMC問題中，大部分問題是由不適當的接地引起的。有單點、多點和混合三種信號接地方法。在頻率低於1MHz時可采用單點接地方法；在高頻應用中，最好采用多點接地
；混合接地是低頻用單點接地和高頻用多點接地方法的結合。但高頻數字電路和低電平模擬電路的地回路絕對不能混合。
（4）PCB設計：適當的印刷電路板（PCB）布線對防止電磁幹擾至關重要。
（5）電源去耦：當器件開關時
，在電源線上會產生瞬態電流
，必須衰減和濾掉這些瞬態電流
，來自高di /dt源的瞬態電流導致地和線跡“發射”電壓。高d i/dt產生大範圍高頻電流
，激勵部件和纜線輻射
，流經導線的電流變化和電感會導致壓降，減小電感或電流隨時間的變化可使該壓降最小。
[page]
2.7 DSP的硬件降噪技術
2.7.1 板結構、線路安排方麵的降噪技術
（1）采用地和電源平板；
（2）平板麵積要大，以便為電源去耦提供低阻抗；
（3）使表麵導體最少；
（4）采用窄線條（4到8密耳）以增加高頻阻尼和降低電容耦合；
（5）分開數字、模擬
、接收器
、發送器地/電源線；
（6）根據頻率和類型分隔PCB上的電路；
（7）不要切痕PCB
，切痕附近的線跡可能導致不希望的環路

；
（8）采用疊層結構是對大多數信號整體性問題和EMC問(wen)題(ti)的(de)最(zui)好(hao)防(fang)範(fan)措(cuo)施(shi)，它(ta)能(neng)夠(gou)做(zuo)到(dao)對(dui)阻(zu)抗(kang)的(de)有(you)效(xiao)控(kong)製(zhi)，其(qi)內(nei)部(bu)的(de)走(zou)線(xian)可(ke)形(xing)成(cheng)易(yi)懂(dong)和(he)可(ke)預(yu)測(ce)的(de)傳(chuan)輸(shu)線(xian)結(jie)構(gou)。且(qie)要(yao)密(mi)封(feng)電(dian)源(yuan)和(he)地(di)板(ban)層(ceng)之(zhi)間(jian)的(de)線(xian)跡(ji)；
（9）保持相鄰激勵線跡之間的間距大於線跡的寬度以使串擾最小
；
（10）時鍾信號環路麵積應盡量小；
（11）高速線路和時鍾信號線要短且要直接連接
；
（12）敏感的線跡不要與傳輸高電流快速開關轉換信號的線跡並行
；
（13）不要有浮空數字輸入
，以防止不必要的開關轉換和噪聲產生；
（14）避免在晶振和其它固有噪聲電路下麵有供電線跡；
（15）相應的電源、地、信號和回路線跡要平行布景
，以消除噪聲；
（16）使時鍾線、總線和片使能端與輸入/輸出線和連接器分隔開來；
（17）使路線時鍾信號與I/O信號處於正交位置；
（18）為使串擾最小，線跡用直角交叉和散置地線；
（19）保護關鍵線跡（用4密耳到8密耳線跡以使電感最小
，路線緊靠地板層，板層之間夾層結構，保護夾層的每一邊都有地）。

2.7.2 采用濾波技術降噪方法
（1）對電源線和所有進入PCB的信號進行濾波，在IC的每一個點引腳處用高頻低電感陶瓷電容（14MHz用0.1 mF，超過15MHz用0.01mF）進行去耦；
（2）旁路模擬電路的所有電源供電和基準電壓引腳；
（3）旁路快速開關器件；
（4）在器件引線處對電源/ 地去耦

；
（5）用多級濾波來衰減多頻段電源噪聲
；
（6）把晶振安裝嵌入到板上並且接地
；
（7）在適當的地方加屏蔽；
（8）安排鄰近地線緊靠信號線
，以便更有效地阻止出現新的電場
；
（9）把去耦線驅動器和接收器適當地放置在緊靠實際的I/O接口處，這可降低PCB與其它電路的耦合，並使輻射和敏感度降低
；
（10）對有幹擾的引線進行屏蔽和絞在一起，以消除PCB上的相互耦合
；
（11）在感性負載上加箝位二極管。

3 DSP軟件設計時應采取的措施

軟件方麵的幹擾主要表現在以下幾個方麵：
（1）buzhengquedesuanfachanshengcuowudejieguo，zuizhuyaodeyuanyinshiyouyujisuanjichuliqizhongdechengxuzhishuyunsuanshijinsijisuan，chanshengdejieguoyoushiyoujiaodadewucha，rongyichanshengwudongzuo；
（2）由於計算機的精度不高

，而加減法運算時要對階，大數“吃掉”了小數
，產生了誤差積累
，導致下溢的出現
，也是噪聲的來源之一；
（3）由於硬件方麵的幹擾引起的計算機出現的諸如：程序計數器PC值變化、數據采集誤差增大、控製狀態失靈、RAM數據受幹擾發生變化以及係統出現“死鎖”等現象。

3.1 采用攔截失控程序的方法
（1）在(zai)程(cheng)序(xu)設(she)計(ji)時(shi)應(ying)多(duo)采(cai)用(yong)單(dan)字(zi)節(jie)指(zhi)令(ling)
，並(bing)在(zai)關(guan)鍵(jian)處(chu)插(cha)入(ru)一(yi)些(xie)空(kong)操(cao)作(zuo)指(zhi)令(ling)，或(huo)將(jiang)有(you)效(xiao)單(dan)字(zi)節(jie)指(zhi)令(ling)重(zhong)複(fu)幾(ji)次(ci)
，這(zhe)樣(yang)可(ke)保(bao)護(hu)其(qi)後(hou)的(de)指(zhi)令(ling)不(bu)被(bei)拆(chai)散(san)，使(shi)程(cheng)序(xu)運(yun)行(xing)走(zou)上(shang)正(zheng)軌(gui)
；
（2）加入軟件陷阱：當PC值失控使程序失控後，CPU進入非程序區，這時可用一條引導指令
，強迫程序進入初始入口狀態
，進入程序區，可每隔一段設置一個陷阱；
（3）軟件複位：當程序“走飛”時，運行監視係統，使係統自動複位而重新初始化。

3.2 設立標誌判斷
dingyimoudanyuanweibiaozhi，zaimokuaizhuchengxuzhongbagaidanyuandezhisheweimougetezhengzhi，ranhouzaizhuchengxudezuihoupanduangaidanyuandezhishifoububian，ruobutonglezeshuomingyouwu，chengxujiuzhuanrucuowuchulizichengxu。

3.3 增加數據安全備份
重要的數據用兩個以上的存儲區存放，還可以用大容量的外部RAM
，將數據作備份。永久性數據製成表格固化在EPROM中，這樣既能防止數據和表格遭破壞，又能保證程序邏輯混亂時不將數據當指令去運行。

4 利用EDA工具設計時應注意的幾個關鍵因素

高速數字電路的設計一方麵需要設計人員的經驗，另一方麵需要優秀的EDA工具的支持，EDA軟件己走向了多功能、智能化。隨著球柵陣列封裝的高密度單芯片、高密度連接器
、微孔內建技術以及3D板ban在zai印yin刷shua電dian路lu板ban設she計ji中zhong的de應ying用yong
，布bu局ju和he布bu線xian已yi越yue來lai越yue一yi體ti化hua了le，並bing成cheng為wei了le設she計ji過guo程cheng的de重zhong要yao組zu成cheng部bu分fen。自zi動dong布bu局ju和he自zi由you角jiao度du布bu線xian等deng軟ruan件jian技ji術shu已yi漸jian漸jian成cheng為wei解jie決jue這zhe類lei高gao度du一yi體ti化hua問wen題ti的de重zhong要yao方fang法fa
，利li用yong此ci類lei軟ruan件jian能neng在zai規gui定ding時shi間jian範fan圍wei內nei設she計ji出chu可ke製zhi造zao的de電dian路lu板ban。在zai目mu前qian，由you於yu產chan品pin上shang市shi時shi間jian越yue來lai越yue短duan，手shou動dong布bu線xian極ji為wei耗hao時shi，己ji不bu能neng適shi應ying要yao求qiu。因yin此ci，現xian在zai要yao求qiu布bu局ju布bu線xian工gong具ju具ju有you自zi動dong布bu線xian功gong能neng，以yi快kuai速su響xiang應ying市shi場chang對dui產chan品pin設she計ji提ti出chu的de更geng高gao要yao求qiu。
[page]
4.1 自動布線技術
由於要考慮電磁兼容(EMC)及電磁幹擾
、串擾
、信號延遲和差分對布線等高密度設計因素，布局布線的約束條件每年都在增加。在幾年前，一般的電路板僅需6 個差分對來進行布線，而現在則需600對。在一定時間內僅依賴手動布線來實現這600對布線是不可能的，因此自動布線工具是必不可少的。盡管與幾年前相比
，當今設計中的節點(net)數shu目mu沒mei有you大da的de改gai變bian，隻zhi是shi矽gui片pian複fu雜za性xing有you所suo增zeng加jia，但dan是shi設she計ji中zhong重zhong要yao節jie點dian的de比bi例li大da大da增zeng加jia了le。當dang然ran
，對dui於yu某mou些xie特te別bie重zhong要yao的de節jie點dian

，要yao求qiu布bu局ju布bu線xian工gong具ju能neng夠gou加jia以yi區qu分fen，但dan無wu需xu對dui每mei個ge管guan腳jiao或huo節jie點dian都dou加jia以yi限xian製zhi。

4.2 采用自由角度布線技術應注意的方法
隨sui著zhe單dan片pian器qi件jian上shang集ji成cheng功gong能neng的de增zeng加jia，其qi輸shu出chu管guan腳jiao數shu目mu也ye大da大da增zeng加jia了le，但dan其qi封feng裝zhuang尺chi寸cun並bing沒mei隨sui之zhi擴kuo大da，再zai加jia上shang管guan腳jiao間jian距ju和he阻zu抗kang因yin素su的de限xian製zhi
，這zhe類lei器qi件jian必bi須xu采cai用yong更geng細xi的de線xian寬kuan。同tong時shi，由you於yu產chan品pin尺chi寸cun的de總zong體ti減jian小xiao，意yi味wei著zhe用yong於yu布bu局ju布bu線xian的de空kong間jian也ye大da大da減jian小xiao了le。在zai某mou些xieDSP產品中，底板的大小與其上的器件大小相差無幾
，元器件占據的板麵積高達80%。某些高密度元器件管腳交錯，即使采用具45°布線功能的工具也無法進行自動布線。而自由角度布線工具具有大的靈活性
，能最大限度地提高布線密度；它的拉緊(pull-TIght)功能使每個節點在布線後自動縮短
，以適應空間要求；tanengdadajiangdixinhaoyanchi
，tongshijiangdipingxinglujingshu，youzhuyubimianchuanraodechansheng。liyongziyoujiaodubuxianjishunengshishejijuyoukezhizaoxing
，bingqieshejidedianluxingnenglianghao。

4.3 對高密度器件應采用的技術
最新的高密度係統級芯片采用BGA或COB封裝，管腳間距日益減小
，球間距已低至1mm，並且還會繼續降低。這樣就導致封裝件信號線不可能采用傳統布線工具來引出。目前有兩種方法可解決這個問題：
（1）通過球下麵的孔，將信號線從下層引出；
（2）采用極細布線和自由角度布線，在球柵陣列中找出一條引線通道。
duigaomiduqijianeryan，caiyongkuanduhekongjianjixiaodebuxianfangshishiweiyikexingdefangfa，yinweizhiyouzheyang，cainengbaozhengjiaogaodechengpinlv。xiandaidebuxianjishuyeyaoqiunengzidongdiyingyongzhexieyueshutiaojian。ziyoubuxianfangfakejianshaobuxiancengshu，jiangdichanpinchengben。tongshiyeyiweizhezaichengbenbubiandeqingkuangxia
，keyizengjiayixiejiedicenghedianyuancenglaitigaoxinhaodewanzhengxingheEMC性能。

4.4 采用其它新的電路板設計、製作技術
微孔等離子蝕刻技術在DSP中的多層板工藝製作中的應用
，大大提高了布局、布bu線xian工gong具ju的de性xing能neng。應ying用yong等deng離li子zi蝕shi刻ke法fa在zai路lu徑jing寬kuan度du內nei添tian加jia一yi個ge新xin孔kong，不bu會hui導dao致zhi底di板ban本ben身shen及ji製zhi造zao成cheng本ben的de增zeng加jia，因yin為wei，采cai用yong等deng離li子zi蝕shi刻ke法fa製zhi作zuo一yi千qian個ge孔kong的de成cheng本ben與yu製zhi作zuo一yi個ge孔kong的de成cheng本ben一yi樣yang低di廉lian。這zhe就jiu要yao求qiu布bu線xian工gong具ju具ju有you更geng大da的de靈ling活huo性xing，它ta必bi須xu能neng夠gou應ying用yong不bu同tong的de約yue束shu條tiao件jian，適shi應ying不bu同tong的de微wei孔kong和he構gou建jian技ji術shu的de要yao求qiu。元yuan器qi件jian密mi度du的de不bu斷duan增zeng加jia也ye對dui布bu局ju設she計ji產chan生sheng了le影ying響xiang
，布bu局ju布bu線xian工gong具ju總zong是shi假jia設she板ban上shang有you足zu夠gou的de空kong間jian讓rang元yuan器qi件jian釋shi放fang機ji來lai釋shi放fang表biao麵mian
，以yi便bian安an裝zhuang新xin的de元yuan器qi件jian，且qie不bu會hui對dui板ban上shang已yi有you元yuan器qi件jian產chan生sheng影ying響xiang。但dan是shi元yuan器qi件jian順shun序xu放fang置zhi會hui產chan生sheng這zhe樣yang一yi個ge問wen題ti，即ji每mei當dang放fang置zhi一yi個ge新xin的de元yuan器qi件jian後hou


，板ban上shang每mei個ge元yuan器qi件jian的de最zui佳jia位wei置zhi都dou會hui發fa生sheng改gai變bian。這zhe就jiu是shi布bu局ju設she計ji過guo程cheng的de自zi動dong化hua程cheng度du低di而er人ren工gong幹gan預yu程cheng度du高gao的de原yuan因yin。盡jin管guan目mu前qian的de布bu局ju工gong具ju對dui依yi次ci布bu局ju的de元yuan器qi件jian數shu沒mei什shen麼me限xian製zhi
，但dan是shi某mou些xie技ji術shu人ren員yuan認ren為wei布bu局ju工gong具ju用yong於yu依yi次ci布bu局ju時shi實shi際ji上shang是shi受shou到dao限xian製zhi的de
，這zhe個ge限xian製zhi大da約yue為wei500個元器件。還有一些技術人員認為當在一個板上放置的元器件多達 4000個時，會產生很大的問題。同順序算法技術相比
，並行布局技術能實現更好的自動布局效果。

4.5 三維布局工具
3D工具主要用於目前應用日益廣泛的異形和定形板的布局、布線工作。如 Zuken的Freedomzuixingongju，taxiancaiyongsanweidibanmoxinglaijinxingyuanjiandekongjianbuju，zaijinxingerweibuxian。buxianguochenghainenggaozhigaibanshifoujubeikezhizaoxing。buxiangongjuhaibixunengchulizailianggebutongcengshangcaiyongyinyingchafenduideshejifangfa

，yinweizhezhongshejifangfajibianderiyizhongyaole。suizhexinhaopinlvdejixutigao，muqianjichuxianlejiangbuju、布線工具同用於虛擬原型的高級仿真工具集成起來的工具

，如Zuken的 Hot Stage工具。所以即使在虛擬原型階段也能對布線問題進行考慮。我們相信，自由角度布線、自動布局和3Dbujudengxinxingruanjianjishuyehuitongzidongbuxianjishuyiyangchengweidibanshejirenyuandechangyongshejigongju，shejirenyuankeyongzhexiexingongjulaijiejueweikonghedanpiangaomidujichengxitongzhongdediancijianrongdengxinxingjishuwenti。

5 結束語

電磁兼容技術涉及的頻率範圍寬達0～400GHz，研究對象除傳統設施外
，涉及從芯片級
，到各型艦船、航天飛機
、洲際導彈，甚至整個地球的電磁環境。電磁兼容技術也是DSP係統設計所要考慮的重要問題，應采用適當的降噪技術使DSP係統符合EMCbiaozhun，tadediancijianrongxingshizuoweizhongdianyanjiubingqieyouxianmingtediandelingyu。xuduoguojiabujingezijiaqiangzhefangmiandeyanjiu

，haichenglileguojixingdejigou，yibianjiaoliuhetongyiguifan。woguoyijiaruWTO
，如果電磁兼容指標達不到國際標準的要求
，生產的產品就沒有競爭力
，不能打入國際市場，在國內也沒有銷路。因此，在己進入了21世紀的今天，解決好電氣、電子產品（包括DSP係統）的電磁兼容問題，有效地提高產品質量，使其成為“綠色產品”，已刻不容緩。