由於usb接口其運行速率較高，容易通過usb連(lian)接(jie)線(xian)纜(lan)對(dui)外(wai)高(gao)頻(pin)輻(fu)射(she)超(chao)標(biao)，同(tong)時(shi)由(you)於(yu)帶(dai)電(dian)熱(re)插(cha)拔(ba)
，容(rong)易(yi)受(shou)到(dao)瞬(shun)間(jian)電(dian)壓(ya)衝(chong)擊(ji)和(he)靜(jing)電(dian)幹(gan)擾(rao)。因(yin)此(ci)我(wo)們(men)在(zai)產(chan)品(pin)接(jie)口(kou)設(she)計(ji)時(shi)，需(xu)要(yao)著(zhe)重(zhong)從(cong)接(jie)口(kou)濾(lv)波(bo)設(she)計(ji)
，防(fang)護(hu)設(she)計(ji)
，PCB設計
、結構電纜多個方麵考慮電磁兼容設計。

 

本文電磁兼容解決方案主要結合usb2.0接口電路特點，從產品原理圖的接口電路出發
，提供符合產品實際設計要求的具體的emc設計方案
，從而使產品能夠滿足電磁兼容標準與規格要求，獲得良好的emc品質，提升產品的可靠性。

 

 

帶有usb接口的典型消費類產品，需要滿足相關電磁兼容要求
，與usb相關的電磁兼容項目要求如下，其他如應用在軍品、汽車電子、鐵路電子要求則有所不一樣
，具體請參考相關電磁兼容標準要求。

 

 

 

 

 

4.1濾波設計要點：

 

L1為共模濾波電感
，用於濾除差分信號上的共模幹擾；

 

L2為濾波磁珠，用於濾除為電源上的幹擾；

 

C3

、C4為電源濾波電容
，濾除電源上的幹擾；

 

C1、C2 為預留設計，注意電容盡量小
，如實際影響信號傳輸
，可以不焊接。

　

4.2防護設計要點：

 

D1、D2、D3組成usb接口防護電路，能快速泄放靜電幹擾
，避免內部電路遭受靜電的幹擾。

 

C5、C6為接口地和數字地之間的跨接電容，典型取值為1000pF，耐壓要求達到2KV以上。

 

4.3 特殊要求：

 

4.3 R1、R2為限流電阻
，差分線之間耦合會影響信號線的外在阻抗，可以用此電阻實現終端最佳匹配

，使用時根據實際情況進行調整。

 

4.4 器件選型要求：

 

L1為共模電感，共模電感阻抗選擇範圍為60Ω/100MHz~120Ω/100MHz
，典型值選取90Ω/100MHz；

 

L2選用磁珠
，磁珠阻抗範圍為100Ω/100MHz~1000Ω/100MHz，典型值選取600Ω/100MHz ；磁珠在選取時通流量應符合電路電流的要求
，磁珠推薦使用電源用磁珠
；

 

C3、C4兩個電容在取值時要相差100倍
，典型值為1000pF、0.1uF；小電容用濾除電源上的高頻幹擾
，大電容用於濾除電源線上的紋波幹擾；

 

D1、D2、D3選用TVS
，TVS反向關斷電壓為5V。TVS管的結電容對信號傳輸頻率有一定的影響，usb2.0的TVS結電容小於5pF；

 

C5、C6為接口地和數字地之間的跨接電容，典型取值為1000pF
，耐壓要求達到2KV以上。

 

4.5 相關電磁兼容器件選型建議清單

 

 

 

5.1布局設計要點

 

元器件布局要按照信號流向進行布局；

 

防護器件要盡可能的靠近接口放置，確保引線電感最小，以保證防護器件能正常的進行防護動作。

 

應將芯片放置在離地層最近的信號層
，並盡量靠近usb插座，縮短差分線走線距離。

 

5.2布線設計要點

 

共模電感下方不能走其它信號線。

 

如果usb接口芯片需串聯端電阻或者D線接上拉電阻時．務必將這些電阻盡可能的靠近芯片放置。

 

將usb差分信號線布在離地層最近的信號層。

 

保持usb差分線下端地層完整性
，如果分割差分線下端的地層
，會造成差分線阻抗的不連續性
，並會增加外部噪聲對差分線的影響。

 

在usb差分線的布線過程中，應避免在差分線上放置過孔（via），過孔會造成差分線阻抗失配。

 

保證差分線的線間距在走線過程中的一致性，如果在走線過程中差分線的間距發生改變
，會造成差分線阻抗的不連續性。

 

在繪製差分線的過程中
，使用45°彎角或圓弧彎角來代替90°彎角，並盡量在差分線周圍的150 mil範圍內不要走其他的信號線，特別是邊沿比較陡峭的數字信號線更加要注意其走線不能影響usb差分線。