PCB的阻抗控製
發布時間:2011-05-30
中心議題:
隨著電路設計日趨複雜和高速,如何保證各種信號(特別是高速信號)完(wan)整(zheng)性(xing),也(ye)就(jiu)是(shi)保(bao)證(zheng)信(xin)號(hao)質(zhi)量(liang),成(cheng)為(wei)難(nan)題(ti)。此(ci)時(shi),需(xu)要(yao)借(jie)助(zhu)傳(chuan)輸(shu)線(xian)理(li)論(lun)進(jin)行(xing)分(fen)析(xi),控(kong)製(zhi)信(xin)號(hao)線(xian)的(de)特(te)征(zheng)阻(zu)抗(kang)匹(pi)配(pei)成(cheng)為(wei)關(guan)鍵(jian),不(bu)嚴(yan)格(ge)的(de)阻(zu)抗(kang)控(kong)製(zhi),將(jiang)引(yin)發(fa)相(xiang)當(dang)大(da)的(de)信(xin)號(hao)反(fan)射(she)和(he)信(xin)號(hao)失(shi)真(zhen),導(dao)致(zhi)設(she)計(ji)失(shi)敗(bai)。常(chang)見(jian)的(de)信(xin)號(hao),如(ru)PCI總線、PCI-E總線、USB、以太網、DDR內存、LVDS信號等,均需要進行阻抗控製。阻抗控製最終需要通過PCB設計實現,對PCB板工藝也提出更高要求,經過與PCB廠的溝通,並結合EDA軟件的使用,我對這個問題有了一些粗淺的認識,願和大家分享。
多層板的結構:
為了很好地對PCB進行阻抗控製,首先要了解PCB的結構:
通常我們所說的多層板是由芯板和半固化片互相層疊壓合而成的,芯板是一種硬質的、有特定厚度的、liangmianbaotongdebancai,shigouchengyinzhibandejichucailiao。erbanguhuapiangouchengsuoweidejinrunceng,qidaozhanhexinbandezuoyong,suiranyeyouyidingdechushihoudu,danshizaiyazhiguochengzhongqihouduhuifashengyixiebianhua。
通(tong)常(chang)多(duo)層(ceng)板(ban)最(zui)外(wai)麵(mian)的(de)兩(liang)個(ge)介(jie)質(zhi)層(ceng)都(dou)是(shi)浸(jin)潤(run)層(ceng),在(zai)這(zhe)兩(liang)層(ceng)的(de)外(wai)麵(mian)使(shi)用(yong)單(dan)獨(du)的(de)銅(tong)箔(bo)層(ceng)作(zuo)為(wei)外(wai)層(ceng)銅(tong)箔(bo)。外(wai)層(ceng)銅(tong)箔(bo)和(he)內(nei)層(ceng)銅(tong)箔(bo)的(de)原(yuan)始(shi)厚(hou)度(du)規(gui)格(ge),一(yi)般(ban)有(you)0.5OZ、1OZ、2OZ(1OZ約為35um或1.4mil)三種,但經過一係列表麵處理後,外層銅箔的最終厚度一般會增加將近1OZ左右。內層銅箔即為芯板兩麵的包銅,其最終厚度與原始厚度相差很小,但由於蝕刻的原因,一般會減少幾個um。
多層板的最外層是阻焊層,就是我們常說的“綠油”,當dang然ran它ta也ye可ke以yi是shi黃huang色se或huo者zhe其qi它ta顏yan色se。阻zu焊han層ceng的de厚hou度du一yi般ban不bu太tai容rong易yi準zhun確que確que定ding,在zai表biao麵mian無wu銅tong箔bo的de區qu域yu比bi有you銅tong箔bo的de區qu域yu要yao稍shao厚hou一yi些xie,但dan因yin為wei缺que少shao了le銅tong箔bo的de厚hou度du,所suo以yi銅tong箔bo還hai是shi顯xian得de更geng突tu出chu,當dang我wo們men用yong手shou指zhi觸chu摸mo印yin製zhi板ban表biao麵mian時shi就jiu能neng感gan覺jiao到dao。
dangzhizuomouyitedinghoududeyinzhibanshi,yifangmianyaoqiuhelidixuanzegezhongcailiaodecanshu,lingyifangmian,banguhuapianzuizhongchengxinghouduyehuibichushihouduxiaoyixie。xiamianshiyigedianxingde6層板疊層結構:

PCB的參數:
不同的印製板廠,PCB的參數會有細微的差異,通過與上海嘉捷通電路板廠技術支持的溝通,得到該廠的一些參數數據:
表層銅箔:
可以使用的表層銅箔材料厚度有三種:12um、18um和35um。加工完成後的最終厚度大約是44um、50um和67um。
芯板:
我們常用的板材是S1141A,標準的FR-4,兩麵包銅,可選用的規格可與廠家聯係確定。
[page]
半固化片:
規格(原始厚度)有7628(0.185mm),2116(0.105mm),1080(0.075mm),3313(0.095mm),實際壓製完成後的厚度通常會比原始值小10-15um左右。同一個浸潤層最多可以使用3個半固化片,而且3個(ge)半(ban)固(gu)化(hua)片(pian)的(de)厚(hou)度(du)不(bu)能(neng)都(dou)相(xiang)同(tong),最(zui)少(shao)可(ke)以(yi)隻(zhi)用(yong)一(yi)個(ge)半(ban)固(gu)化(hua)片(pian),但(dan)有(you)的(de)廠(chang)家(jia)要(yao)求(qiu)必(bi)須(xu)至(zhi)少(shao)使(shi)用(yong)兩(liang)個(ge)。如(ru)果(guo)半(ban)固(gu)化(hua)片(pian)的(de)厚(hou)度(du)不(bu)夠(gou),可(ke)以(yi)把(ba)芯(xin)板(ban)兩(liang)麵(mian)的(de)銅(tong)箔(bo)蝕(shi)刻(ke)掉(diao),再(zai)在(zai)兩(liang)麵(mian)用(yong)半(ban)固(gu)化(hua)片(pian)粘(zhan)連(lian),這(zhe)樣(yang)可(ke)以(yi)實(shi)現(xian)較(jiao)厚(hou)的(de)浸(jin)潤(run)層(ceng)。
阻焊層:
銅箔上麵的阻焊層厚度C2≈8-10um,表麵無銅箔區域的阻焊層厚度C1根據表麵銅厚的不同而不同,當表麵銅厚為45um時C1≈13-15um,當表麵銅厚為70um時C1≈17-18um。
導線橫截麵:
以前我一直以為導線的橫截麵是一個矩形,但實際上卻是一個梯形。以TOP層為例,當銅箔厚度為1OZ時,梯形的上底邊比下底邊短1MIL。比如線寬5MIL,那麼其上底邊約4MIL,下底邊5MIL。上下底邊的差異和銅厚有關,下表是不同情況下梯形上下底的關係。

介電常數:半固化片的介電常數與厚度有關,下表為不同型號的半固化片厚度和介電常數參數:

板材的介電常數與其所用的樹脂材料有關,FR4板材其介電常數為4.2—4.7,並且隨著頻率的增加會減小。
介質損耗因數:電介質材料在交變電場作用下,由於發熱而消耗的能量稱之謂介質損耗,通常以介質損耗因數tanδ表示。S1141A的典型值為0.015。
能確保加工的最小線寬和線距:4mil/4mil。
隨著電路設計日趨複雜和高速,如何保證各種信號(特別是高速信號)完(wan)整(zheng)性(xing),也(ye)就(jiu)是(shi)保(bao)證(zheng)信(xin)號(hao)質(zhi)量(liang),成(cheng)為(wei)難(nan)題(ti)。此(ci)時(shi),需(xu)要(yao)借(jie)助(zhu)傳(chuan)輸(shu)線(xian)理(li)論(lun)進(jin)行(xing)分(fen)析(xi),控(kong)製(zhi)信(xin)號(hao)線(xian)的(de)特(te)征(zheng)阻(zu)抗(kang)匹(pi)配(pei)成(cheng)為(wei)關(guan)鍵(jian),不(bu)嚴(yan)格(ge)的(de)阻(zu)抗(kang)控(kong)製(zhi),將(jiang)引(yin)發(fa)相(xiang)當(dang)大(da)的(de)信(xin)號(hao)反(fan)射(she)和(he)信(xin)號(hao)失(shi)真(zhen),導(dao)致(zhi)設(she)計(ji)失(shi)敗(bai)。常(chang)見(jian)的(de)信(xin)號(hao),如(ru)PCI總線、PCI-E總線、USB、以太網、DDR內存、LVDS信號等,均需要進行阻抗控製。阻抗控製最終需要通過PCB設計實現,對PCB板工藝也提出更高要求,經過與PCB廠的溝通,並結合EDA軟件的使用,我對這個問題有了一些粗淺的認識,願和大家分享。
阻抗計算的工具簡介:
當我們了解了多層板的結構並掌握了所需要的參數後,就可以通過EDA軟件來計算阻抗。可以使用Allegro來計算,但這裏我向大家推薦另一個工具PolarSI9000,這是一個很好的計算特征阻抗的工具,現在很多印製板廠都在用這個軟件。
無論是差分線還是單端線,當計算內層信號的特征阻抗時,你會發現PolarSI9000的計算結果與Allegro僅存在著微小的差距,這跟一些細節上的處理有關,比如說導線橫截麵的形狀。但如果是計算表層信號的特征阻抗,我建議你選擇Coated模型,而不是SuRFace模型,因為這類模型考慮了阻焊層的存在,所以結果會更準確。下圖是用PolarSI9000計算在考慮阻焊層的情況下表層差分線阻抗的部分截圖:

由於阻焊層的厚度不易控製,所以也可以根據板廠的建議,使用一個近似的辦法:在Surface模型計算的結果上減去一個特定的值,我建議差分阻抗減去8歐姆,單端阻抗減去2歐姆。
- PCB的結構簡介
- PCB的參數分析
- 表層銅箔厚度
- 芯板型號
- 導線橫截麵寬度
隨著電路設計日趨複雜和高速,如何保證各種信號(特別是高速信號)完(wan)整(zheng)性(xing),也(ye)就(jiu)是(shi)保(bao)證(zheng)信(xin)號(hao)質(zhi)量(liang),成(cheng)為(wei)難(nan)題(ti)。此(ci)時(shi),需(xu)要(yao)借(jie)助(zhu)傳(chuan)輸(shu)線(xian)理(li)論(lun)進(jin)行(xing)分(fen)析(xi),控(kong)製(zhi)信(xin)號(hao)線(xian)的(de)特(te)征(zheng)阻(zu)抗(kang)匹(pi)配(pei)成(cheng)為(wei)關(guan)鍵(jian),不(bu)嚴(yan)格(ge)的(de)阻(zu)抗(kang)控(kong)製(zhi),將(jiang)引(yin)發(fa)相(xiang)當(dang)大(da)的(de)信(xin)號(hao)反(fan)射(she)和(he)信(xin)號(hao)失(shi)真(zhen),導(dao)致(zhi)設(she)計(ji)失(shi)敗(bai)。常(chang)見(jian)的(de)信(xin)號(hao),如(ru)PCI總線、PCI-E總線、USB、以太網、DDR內存、LVDS信號等,均需要進行阻抗控製。阻抗控製最終需要通過PCB設計實現,對PCB板工藝也提出更高要求,經過與PCB廠的溝通,並結合EDA軟件的使用,我對這個問題有了一些粗淺的認識,願和大家分享。
多層板的結構:
為了很好地對PCB進行阻抗控製,首先要了解PCB的結構:
通常我們所說的多層板是由芯板和半固化片互相層疊壓合而成的,芯板是一種硬質的、有特定厚度的、liangmianbaotongdebancai,shigouchengyinzhibandejichucailiao。erbanguhuapiangouchengsuoweidejinrunceng,qidaozhanhexinbandezuoyong,suiranyeyouyidingdechushihoudu,danshizaiyazhiguochengzhongqihouduhuifashengyixiebianhua。
通(tong)常(chang)多(duo)層(ceng)板(ban)最(zui)外(wai)麵(mian)的(de)兩(liang)個(ge)介(jie)質(zhi)層(ceng)都(dou)是(shi)浸(jin)潤(run)層(ceng),在(zai)這(zhe)兩(liang)層(ceng)的(de)外(wai)麵(mian)使(shi)用(yong)單(dan)獨(du)的(de)銅(tong)箔(bo)層(ceng)作(zuo)為(wei)外(wai)層(ceng)銅(tong)箔(bo)。外(wai)層(ceng)銅(tong)箔(bo)和(he)內(nei)層(ceng)銅(tong)箔(bo)的(de)原(yuan)始(shi)厚(hou)度(du)規(gui)格(ge),一(yi)般(ban)有(you)0.5OZ、1OZ、2OZ(1OZ約為35um或1.4mil)三種,但經過一係列表麵處理後,外層銅箔的最終厚度一般會增加將近1OZ左右。內層銅箔即為芯板兩麵的包銅,其最終厚度與原始厚度相差很小,但由於蝕刻的原因,一般會減少幾個um。
多層板的最外層是阻焊層,就是我們常說的“綠油”,當dang然ran它ta也ye可ke以yi是shi黃huang色se或huo者zhe其qi它ta顏yan色se。阻zu焊han層ceng的de厚hou度du一yi般ban不bu太tai容rong易yi準zhun確que確que定ding,在zai表biao麵mian無wu銅tong箔bo的de區qu域yu比bi有you銅tong箔bo的de區qu域yu要yao稍shao厚hou一yi些xie,但dan因yin為wei缺que少shao了le銅tong箔bo的de厚hou度du,所suo以yi銅tong箔bo還hai是shi顯xian得de更geng突tu出chu,當dang我wo們men用yong手shou指zhi觸chu摸mo印yin製zhi板ban表biao麵mian時shi就jiu能neng感gan覺jiao到dao。
dangzhizuomouyitedinghoududeyinzhibanshi,yifangmianyaoqiuhelidixuanzegezhongcailiaodecanshu,lingyifangmian,banguhuapianzuizhongchengxinghouduyehuibichushihouduxiaoyixie。xiamianshiyigedianxingde6層板疊層結構:

PCB的參數:
不同的印製板廠,PCB的參數會有細微的差異,通過與上海嘉捷通電路板廠技術支持的溝通,得到該廠的一些參數數據:
表層銅箔:
可以使用的表層銅箔材料厚度有三種:12um、18um和35um。加工完成後的最終厚度大約是44um、50um和67um。
芯板:
我們常用的板材是S1141A,標準的FR-4,兩麵包銅,可選用的規格可與廠家聯係確定。
[page]
半固化片:
規格(原始厚度)有7628(0.185mm),2116(0.105mm),1080(0.075mm),3313(0.095mm),實際壓製完成後的厚度通常會比原始值小10-15um左右。同一個浸潤層最多可以使用3個半固化片,而且3個(ge)半(ban)固(gu)化(hua)片(pian)的(de)厚(hou)度(du)不(bu)能(neng)都(dou)相(xiang)同(tong),最(zui)少(shao)可(ke)以(yi)隻(zhi)用(yong)一(yi)個(ge)半(ban)固(gu)化(hua)片(pian),但(dan)有(you)的(de)廠(chang)家(jia)要(yao)求(qiu)必(bi)須(xu)至(zhi)少(shao)使(shi)用(yong)兩(liang)個(ge)。如(ru)果(guo)半(ban)固(gu)化(hua)片(pian)的(de)厚(hou)度(du)不(bu)夠(gou),可(ke)以(yi)把(ba)芯(xin)板(ban)兩(liang)麵(mian)的(de)銅(tong)箔(bo)蝕(shi)刻(ke)掉(diao),再(zai)在(zai)兩(liang)麵(mian)用(yong)半(ban)固(gu)化(hua)片(pian)粘(zhan)連(lian),這(zhe)樣(yang)可(ke)以(yi)實(shi)現(xian)較(jiao)厚(hou)的(de)浸(jin)潤(run)層(ceng)。
阻焊層:
銅箔上麵的阻焊層厚度C2≈8-10um,表麵無銅箔區域的阻焊層厚度C1根據表麵銅厚的不同而不同,當表麵銅厚為45um時C1≈13-15um,當表麵銅厚為70um時C1≈17-18um。
導線橫截麵:
以前我一直以為導線的橫截麵是一個矩形,但實際上卻是一個梯形。以TOP層為例,當銅箔厚度為1OZ時,梯形的上底邊比下底邊短1MIL。比如線寬5MIL,那麼其上底邊約4MIL,下底邊5MIL。上下底邊的差異和銅厚有關,下表是不同情況下梯形上下底的關係。

介電常數:半固化片的介電常數與厚度有關,下表為不同型號的半固化片厚度和介電常數參數:

板材的介電常數與其所用的樹脂材料有關,FR4板材其介電常數為4.2—4.7,並且隨著頻率的增加會減小。
介質損耗因數:電介質材料在交變電場作用下,由於發熱而消耗的能量稱之謂介質損耗,通常以介質損耗因數tanδ表示。S1141A的典型值為0.015。
能確保加工的最小線寬和線距:4mil/4mil。
隨著電路設計日趨複雜和高速,如何保證各種信號(特別是高速信號)完(wan)整(zheng)性(xing),也(ye)就(jiu)是(shi)保(bao)證(zheng)信(xin)號(hao)質(zhi)量(liang),成(cheng)為(wei)難(nan)題(ti)。此(ci)時(shi),需(xu)要(yao)借(jie)助(zhu)傳(chuan)輸(shu)線(xian)理(li)論(lun)進(jin)行(xing)分(fen)析(xi),控(kong)製(zhi)信(xin)號(hao)線(xian)的(de)特(te)征(zheng)阻(zu)抗(kang)匹(pi)配(pei)成(cheng)為(wei)關(guan)鍵(jian),不(bu)嚴(yan)格(ge)的(de)阻(zu)抗(kang)控(kong)製(zhi),將(jiang)引(yin)發(fa)相(xiang)當(dang)大(da)的(de)信(xin)號(hao)反(fan)射(she)和(he)信(xin)號(hao)失(shi)真(zhen),導(dao)致(zhi)設(she)計(ji)失(shi)敗(bai)。常(chang)見(jian)的(de)信(xin)號(hao),如(ru)PCI總線、PCI-E總線、USB、以太網、DDR內存、LVDS信號等,均需要進行阻抗控製。阻抗控製最終需要通過PCB設計實現,對PCB板工藝也提出更高要求,經過與PCB廠的溝通,並結合EDA軟件的使用,我對這個問題有了一些粗淺的認識,願和大家分享。
阻抗計算的工具簡介:
當我們了解了多層板的結構並掌握了所需要的參數後,就可以通過EDA軟件來計算阻抗。可以使用Allegro來計算,但這裏我向大家推薦另一個工具PolarSI9000,這是一個很好的計算特征阻抗的工具,現在很多印製板廠都在用這個軟件。
無論是差分線還是單端線,當計算內層信號的特征阻抗時,你會發現PolarSI9000的計算結果與Allegro僅存在著微小的差距,這跟一些細節上的處理有關,比如說導線橫截麵的形狀。但如果是計算表層信號的特征阻抗,我建議你選擇Coated模型,而不是SuRFace模型,因為這類模型考慮了阻焊層的存在,所以結果會更準確。下圖是用PolarSI9000計算在考慮阻焊層的情況下表層差分線阻抗的部分截圖:

由於阻焊層的厚度不易控製,所以也可以根據板廠的建議,使用一個近似的辦法:在Surface模型計算的結果上減去一個特定的值,我建議差分阻抗減去8歐姆,單端阻抗減去2歐姆。
特別推薦
- 噪聲中提取真值!瑞盟科技推出MSA2240電流檢測芯片賦能多元高端測量場景
- 10MHz高頻運行!氮矽科技發布集成驅動GaN芯片,助力電源能效再攀新高
- 失真度僅0.002%!力芯微推出超低內阻、超低失真4PST模擬開關
- 一“芯”雙電!聖邦微電子發布雙輸出電源芯片,簡化AFE與音頻設計
- 一機適配萬端:金升陽推出1200W可編程電源,賦能高端裝備製造
技術文章更多>>
- 三星上演罕見對峙:工會集會討薪,股東隔街抗議
- 摩爾線程實現DeepSeek-V4“Day-0”支持,國產GPU適配再提速
- 築牢安全防線:智能駕駛邁向規模化應用的關鍵挑戰與破局之道
- GPT-Image 2:99%文字準確率,AI生圖告別“鬼畫符”
- 機器人馬拉鬆的勝負手:藏在主板角落裏的“時鍾戰爭”
技術白皮書下載更多>>
- 車規與基於V2X的車輛協同主動避撞技術展望
- 數字隔離助力新能源汽車安全隔離的新挑戰
- 汽車模塊拋負載的解決方案
- 車用連接器的安全創新應用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall
熱門搜索
NFC
NFC芯片
NOR
ntc熱敏電阻
OGS
OLED
OLED麵板
OmniVision
Omron
OnSemi
PI
PLC
Premier Farnell
Recom
RF
RF/微波IC
RFID
rfid
RF連接器
RF模塊
RS
Rubycon
SATA連接器
SD連接器
SII
SIM卡連接器
SMT設備
SMU
SOC
SPANSION

