中心議題：

• 電磁兼容原理
• 電磁兼容設計

解決方案：

• 工藝和部件的選取
• 電路的布局
• 導線的布局

引言

混合集成電路（Hybrid Integrated Circuit）是由半導體集成工藝與厚（薄）膜(mo)工(gong)藝(yi)結(jie)合(he)而(er)製(zhi)成(cheng)的(de)集(ji)成(cheng)電(dian)路(lu)。混(hun)合(he)集(ji)成(cheng)電(dian)路(lu)是(shi)在(zai)基(ji)片(pian)上(shang)用(yong)成(cheng)膜(mo)方(fang)法(fa)製(zhi)作(zuo)厚(hou)膜(mo)或(huo)薄(bo)膜(mo)元(yuan)件(jian)及(ji)其(qi)互(hu)連(lian)線(xian)
，並(bing)在(zai)同(tong)一(yi)基(ji)片(pian)上(shang)將(jiang)分(fen)立(li)的(de)半(ban)導(dao)體(ti)芯(xin)片(pian)
、單片集成電路或微型元件混合組裝，再外加封裝而成。具有組裝密度大、可靠性高
、電性能好等特點。

隨著電路板尺寸變小、buxianmidujiadayijigongzuopinlvdebuduantigao
，dianluzhongdedianciganraoxianxiangyeyuelaiyuetuchu

，diancijianrongwentiyejiuchengweiyigedianzixitongnengfouzhengchanggongzuodeguanjian。dianlubandediancijianrongshejichengweixitongshejideguanjian。

電磁兼容原理

電dian磁ci兼jian容rong是shi指zhi電dian子zi設she備bei和he電dian源yuan在zai一yi定ding的de電dian磁ci幹gan擾rao環huan境jing下xia正zheng常chang可ke靠kao工gong作zuo的de能neng力li，同tong時shi也ye是shi電dian子zi設she備bei和he電dian源yuan限xian製zhi自zi身shen產chan生sheng電dian磁ci幹gan擾rao和he避bi免mian幹gan擾rao周zhou圍wei其qi它ta電dian子zi設she備bei的de能neng力li。

任何一個電磁幹擾的發生必須具備三個基本條件:首先要具備幹擾源,也就是產生有害電磁場的裝置或設備;其次是要具有傳播幹擾的途徑,通常認為有兩種方式:傳導耦合方式和輻射耦合方式,第三是要有易受幹擾的敏感設備。因此,解決電磁兼容性問題應針對電磁幹擾的三要素,逐一進行解決:減小幹擾發生元件的幹擾強度；切斷幹擾的傳播途徑；降低係統對幹擾的敏感程度。

混合集成電路設計中存在的電磁幹擾有: 傳導幹擾、串音幹擾以及輻射幹擾。在解決EMI問題時，首先應確定發射源的耦合途徑是傳導的、fushede
，haishichuanyin。ruguoyigegaofududeshunbiandianliuhuokuaisushangshengdedianyachuxianzaikaojinzaiyouxinhaodedaotifujin，dianciganraodewentizhuyaoshichuanyin。ruguoganraoyuanheminganqijianzhijianyouwanzhengdedianlulianjie，zeshichuandaoganrao。erzailianggenchuanshugaopinxinhaodepingxingdaoxianzhijianzehuichanshengfusheganrao。

電磁兼容設計

在(zai)混(hun)合(he)集(ji)成(cheng)電(dian)路(lu)電(dian)磁(ci)兼(jian)容(rong)性(xing)設(she)計(ji)時(shi)首(shou)先(xian)要(yao)做(zuo)功(gong)能(neng)性(xing)檢(jian)驗(yan)，在(zai)方(fang)案(an)已(yi)確(que)定(ding)的(de)電(dian)路(lu)中(zhong)檢(jian)驗(yan)電(dian)磁(ci)兼(jian)容(rong)性(xing)指(zhi)標(biao)能(neng)否(fou)滿(man)足(zu)要(yao)求(qiu)，若(ruo)不(bu)滿(man)足(zu)就(jiu)要(yao)修(xiu)改(gai)參(can)數(shu)來(lai)達(da)到(dao)指(zhi)標(biao)
，如(ru)發(fa)射(she)功(gong)率(lv)
、工作頻率、重新選擇器件等。其次是做防護性設計，包括濾波
、屏蔽、接(jie)地(di)與(yu)搭(da)接(jie)設(she)計(ji)等(deng)。第(di)三(san)是(shi)做(zuo)布(bu)局(ju)的(de)調(tiao)整(zheng)性(xing)設(she)計(ji)，包(bao)括(kuo)總(zong)體(ti)布(bu)局(ju)的(de)檢(jian)驗(yan)
，元(yuan)器(qi)件(jian)及(ji)導(dao)線(xian)的(de)布(bu)局(ju)檢(jian)驗(yan)等(deng)。通(tong)常(chang)，電(dian)路(lu)的(de)電(dian)磁(ci)兼(jian)容(rong)性(xing)設(she)計(ji)包(bao)括(kuo)：工藝和部件的選擇

、電路布局及導線的布設等。

1.工藝和部件的選取

混合集成電路有三種製造工藝可供選擇，單層薄膜
、多層厚膜和多層共燒厚膜。薄膜工藝能夠生產高密度混合電路所需的小尺寸、低功率和高電流密度的元器件
，具有高質量、穩定、可(ke)靠(kao)和(he)靈(ling)活(huo)的(de)特(te)點(dian)

，適(shi)合(he)於(yu)高(gao)速(su)高(gao)頻(pin)和(he)高(gao)封(feng)裝(zhuang)密(mi)度(du)的(de)電(dian)路(lu)中(zhong)。但(dan)隻(zhi)能(neng)做(zuo)單(dan)層(ceng)布(bu)線(xian)且(qie)成(cheng)本(ben)較(jiao)高(gao)。多(duo)層(ceng)厚(hou)膜(mo)工(gong)藝(yi)能(neng)夠(gou)以(yi)較(jiao)低(di)的(de)成(cheng)本(ben)製(zhi)造(zao)多(duo)層(ceng)互(hu)連(lian)電(dian)路(lu)，從(cong)電(dian)磁(ci)兼(jian)容(rong)的(de)角(jiao)度(du)來(lai)說(shuo)，多(duo)層(ceng)布(bu)線(xian)可(ke)以(yi)減(jian)小(xiao)線(xian)路(lu)板(ban)的(de)電(dian)磁(ci)輻(fu)射(she)並(bing)提(ti)高(gao)線(xian)路(lu)板(ban)的(de)抗(kang)幹(gan)擾(rao)能(neng)力(li)。因(yin)為(wei)可(ke)以(yi)設(she)置(zhi)專(zhuan)門(men)的(de)電(dian)源(yuan)層(ceng)和(he)地(di)層(ceng)，使(shi)信(xin)號(hao)與(yu)地(di)線(xian)之(zhi)間(jian)的(de)距(ju)離(li)僅(jin)為(wei)層(ceng)間(jian)距(ju)離(li)。這(zhe)樣(yang)，板(ban)上(shang)所(suo)有(you)信(xin)號(hao)的(de)回(hui)路(lu)麵(mian)積(ji)就(jiu)可(ke)以(yi)降(jiang)至(zhi)最(zui)小(xiao)，從(cong)而(er)有(you)效(xiao)減(jian)小(xiao)差(cha)模(mo)輻(fu)射(she)。

qizhongduocenggongshaohoumogongyijuyougengduodeyoudian，shimuqianwuyuanjichengdezhuliujishu。takeyishixiangengduocengdebuxian
，yiyuneimaiyuanqijian，tigaozuzhuangmidu

，juyoulianghaodegaopintexinghegaosuchuanshutexing。ciwai，yubomojishujuyoulianghaodejianrongxing，erzhejiehekeshixiangenggaozuzhuangmiduhegenghaoxingnengdehunheduocengdianlu。

混合電路中的有源器件一般選用裸芯片
，沒有裸芯片時可選用相應的封裝好的芯片，為得到最好的EMC特性，盡量選用表貼式芯片。選擇芯片時在滿足產品技術指標的前提下

，盡量選用低速時鍾。在HC能用時絕不使用AC
，CMOS4000能行就不用HC。電容應具有低的等效串聯電阻，這樣可以避免對信號造成大的衰減。

混合電路的封裝可采用可伐金屬的底座和殼蓋
，平行縫焊，具有很好的屏蔽作用。

2.電路的布局

在進行混合微電路的布局劃分時，首先要考慮三個主要因素：輸入/輸出引腳的個數，器件密度和功耗。一個實用的規則是片狀元件所占麵積為基片的20% ，每平方英寸耗散功率不大於2W。

在器件布置方麵，原則上應將相互有關的器件盡量靠近
，將數字電路、模擬電路及電源電路分別放置，將高頻電路與低頻電路分開。易產生噪聲的器件、小電流電路、dadianliudianludengyingjinliangyuanliluojidianlu。duishizhongdianluhegaopindianludengzhuyaoganraohefusheyuanyingdanduanpai，yuanlimingandianlu。shurushuchuxinpianyaoweiyujiejinhunhedianlufengzhuangdeI/O出口處。

高gao頻pin元yuan器qi件jian盡jin可ke能neng縮suo短duan連lian線xian，以yi減jian少shao分fen布bu參can數shu和he相xiang互hu間jian的de電dian磁ci幹gan擾rao，易yi受shou幹gan擾rao元yuan器qi件jian不bu能neng相xiang互hu離li得de太tai近jin
，輸shu入ru輸shu出chu盡jin量liang遠yuan離li。震zhen蕩dang器qi盡jin可ke能neng靠kao近jin使shi用yong時shi鍾zhong芯xin片pian的de位wei置zhi
，並bing遠yuan離li信xin號hao接jie口kou和he低di電dian平ping信xin號hao芯xin片pian。元yuan器qi件jian要yao與yu基ji片pian的de一yi邊bian平ping行xing或huo垂chui直zhi，盡jin可ke能neng使shi元yuan器qi件jian平ping行xing排pai列lie，這zhe樣yang不bu僅jin會hui減jian小xiao元yuan器qi件jian之zhi間jian的de分fen布bu參can數shu，也ye符fu合he混hun合he電dian路lu的de製zhi造zao工gong藝yi
，易yi於yu生sheng產chan。
在混合電路基片上電源和接地的引出焊盤應對稱布置，最好均勻地分布許多電源和接地的I/O連接。裸芯片的貼裝區連接到最負的電位平麵。

在選用多層混合電路時，電路板的層間安排隨著具體電路改變，但一般具有以下特征。

（1）電源和地層分配在內層，可視為屏蔽層
，可以很好地抑製電路板上固有的共模RF幹擾
，減小高頻電源的分布阻抗。

（2）banneidianyuanpingmianhedipingmianjinliangxianghulinjin
，yibandipingmianzaidianyuanpingmianzhishang
，zheyangkeyiliyongcengjiandianrongzuoweidianyuandepinghuadianrong，tongshijiedipingmianduidianyuanpingmianfenbudefushedianliuqidaopingbizuoyong。

（3）布線層應盡量安排與電源或地平麵相鄰以產生通量對消作用。

3.導線的布局

zaidianlushejizhong，wangwangzhizhuzhongtigaobuxianmidu

，huozhuiqiubujujunyun
，hushilexianlubujuduiyufangganraodeyingxiang，shidaliangdexinhaofushedaokongjianxingchengganrao，kenenghuidaozhigengduodediancijianrongwenti。yinci，lianghaodebuxianshijuedingshejichenggongdeguanjian。

3.1 地線的布局

地di線xian不bu僅jin是shi電dian路lu工gong作zuo的de電dian位wei參can考kao點dian，還hai可ke以yi作zuo為wei信xin號hao的de低di阻zu抗kang回hui路lu。地di線xian上shang較jiao常chang見jian的de幹gan擾rao就jiu是shi地di環huan路lu電dian流liu導dao致zhi的de地di環huan路lu幹gan擾rao。解jie決jue好hao這zhe一yi類lei幹gan擾rao問wen題ti，就jiu等deng於yu解jie決jue了le大da部bu分fen的de電dian磁ci兼jian容rong問wen題ti。地di線xian上shang的de噪zao音yin主zhu要yao對dui數shu字zi電dian路lu的de地di電dian平ping造zao成cheng影ying響xiang，而er數shu字zi電dian路lu輸shu出chu低di電dian平ping時shi，對dui地di線xian的de噪zao聲sheng更geng為wei敏min感gan。地di線xian上shang的de幹gan擾rao不bu僅jin可ke能neng引yin起qi電dian路lu的de誤wu動dong作zuo，還hai會hui造zao成cheng傳chuan導dao和he輻fu射she發fa射she。因yin此ci，減jian小xiao這zhe些xie幹gan擾rao的de重zhong點dian就jiu在zai於yu盡jin可ke能neng地di減jian小xiao地di線xian的de阻zu抗kang（對於數字電路，減小地線電感尤為重要）。

地線的布局要注意以下幾點：

（1）根據不同的電源電壓，數字電路和模擬電路分別設置地線。

（2）公gong共gong地di線xian盡jin可ke能neng加jia粗cu。在zai采cai用yong多duo層ceng厚hou膜mo工gong藝yi時shi，可ke專zhuan門men設she置zhi地di線xian麵mian，這zhe樣yang有you助zhu於yu減jian小xiao環huan路lu麵mian積ji
，同tong時shi也ye降jiang低di了le接jie受shou天tian線xian的de效xiao率lv。並bing且qie可ke作zuo為wei信xin號hao線xian的de屏ping蔽bi體ti。

（3）應避免梳狀地線，這種結構使信號回流環路很大，會增加輻射和敏感度，並且芯片之間的公共阻抗也可能造成電路的誤操作。

（4）板上裝有多個芯片時

，地線上會出現較大的電位差，應把地線設計成封閉環路
，提高電路的噪聲容限。

（5）同時具有模擬和數字功能的電路板

，模擬地和數字地通常是分離的，隻在電源處連接。

3.2 電源線的布局

一般而言，除直接由電磁輻射引起的幹擾外，經由電源線引起的電磁幹擾最為常見。因此電源線的布局也很重要
，通常應遵守以下規則[3,4]。

（1）電源線盡可能靠近地線以減小供電環路麵積，差模輻射小
，有助於減小電路交擾。不同電源的供電環路不要相互重疊。

（2）采(cai)用(yong)多(duo)層(ceng)工(gong)藝(yi)時(shi)，模(mo)擬(ni)電(dian)源(yuan)和(he)數(shu)字(zi)電(dian)源(yuan)分(fen)開(kai)，避(bi)免(mian)相(xiang)互(hu)幹(gan)擾(rao)。不(bu)要(yao)把(ba)數(shu)字(zi)電(dian)源(yuan)與(yu)模(mo)擬(ni)電(dian)源(yuan)重(zhong)疊(die)放(fang)置(zhi)，否(fou)則(ze)就(jiu)會(hui)產(chan)生(sheng)耦(ou)合(he)電(dian)容(rong)，破(po)壞(huai)分(fen)離(li)度(du)。

（3）dianyuanpingmianyudipingmiankecaiyongwanquanjiezhigeli

，pinlvhesuduhengaoshi，yingxuanyongdijiedianchangshudejiezhijiangliao。dianyuanpingmianyingkaojinjiedipingmian
，binganpaizaijiedipingmianzhixia，duidianyuanpingmianfenbudefushedianliuqidaopingbizuoyong。

（4）芯片的電源引腳和地線引腳之間應進行去耦。去耦電容采用0.01uF的片式電容
，應貼近芯片安裝，使去耦電容的回路麵積盡可能減小。

（5）選用貼片式芯片時
，盡量選用電源引腳與地引腳靠得較近的芯片，可以進一步減小去耦電容的供電回路麵積，有利於實現電磁兼容。

3.3信號線的布局

在(zai)使(shi)用(yong)單(dan)層(ceng)薄(bo)膜(mo)工(gong)藝(yi)時(shi)，一(yi)個(ge)簡(jian)便(bian)適(shi)用(yong)的(de)方(fang)法(fa)是(shi)先(xian)布(bu)好(hao)地(di)線(xian)，然(ran)後(hou)將(jiang)關(guan)鍵(jian)信(xin)號(hao)
，如(ru)高(gao)速(su)時(shi)鍾(zhong)信(xin)號(hao)或(huo)敏(min)感(gan)電(dian)路(lu)靠(kao)近(jin)它(ta)們(men)的(de)地(di)回(hui)路(lu)布(bu)置(zhi)，最(zui)後(hou)對(dui)其(qi)它(ta)電(dian)路(lu)布(bu)線(xian)。信(xin)號(hao)線(xian)的(de)布(bu)置(zhi)最(zui)好(hao)根(gen)據(ju)信(xin)號(hao)的(de)流(liu)向(xiang)順(shun)序(xu)安(an)排(pai)
，使(shi)電(dian)路(lu)板(ban)上(shang)的(de)信(xin)號(hao)走(zou)向(xiang)流(liu)暢(chang)。

如果要把EMI減jian到dao最zui小xiao，就jiu讓rang信xin號hao線xian盡jin量liang靠kao近jin與yu它ta構gou成cheng的de回hui流liu信xin號hao線xian，使shi回hui路lu麵mian積ji盡jin可ke能neng小xiao，以yi免mian發fa生sheng輻fu射she幹gan擾rao。低di電dian平ping信xin號hao通tong道dao不bu能neng靠kao近jin高gao電dian平ping信xin號hao通tong道dao和he無wu濾lv波bo的de電dian源yuan線xian，對dui噪zao聲sheng敏min感gan的de布bu線xian不bu要yao與yu大da電dian流liu、高速開關線平行。如果可能，把所有關鍵走線都布置成帶狀線。不相容的信號線（數字與模擬
、高速與低速、大電流與小電流、高電壓與低電壓等）應ying相xiang互hu遠yuan離li，不bu要yao平ping行xing走zou線xian。信xin號hao間jian的de串chuan擾rao對dui相xiang鄰lin平ping行xing走zou線xian的de長chang度du和he走zou線xian間jian距ju極ji其qi敏min感gan

，所suo以yi盡jin量liang使shi高gao速su信xin號hao線xian與yu其qi它ta平ping行xing信xin號hao線xian間jian距ju拉la大da且qie平ping行xing長chang度du縮suo小xiao。

daodaidedianganyuqichangduhechangdudeduishuchengzhengbi，yuqikuandudeduishuchengfanbi。yinci，daodaiyaojinkenengduan


，tongyiyuanjiandegetiaodizhixianhuoshujuxianjinkenengbaochichangduyizhi，zuoweidianlushurushuchudedaoxianjinliangbimianxianglinpingxing，zuihaozaizhijianjiajiedixian，keyouxiaoyizhichuanrao。disuxinhaodebuxianmidukeyixiangduidaxie，gaosuxinhaodebuxianmiduyingjinliangxiao。

在多層厚膜工藝中

，除了遵守單層布線的規則外還應注意：盡jin量liang設she計ji單dan獨du的de地di線xian麵mian，信xin號hao層ceng安an排pai與yu地di層ceng相xiang鄰lin。不bu能neng使shi用yong時shi
，必bi須xu在zai高gao頻pin或huo敏min感gan電dian路lu的de鄰lin近jin設she置zhi一yi根gen地di線xian。分fen布bu在zai不bu同tong層ceng上shang的de信xin號hao線xian走zou向xiang應ying相xiang互hu垂chui直zhi
，這zhe樣yang可ke以yi減jian少shao線xian間jian的de電dian場chang和he磁ci場chang耦ou合he幹gan擾rao
；同(tong)一(yi)層(ceng)上(shang)的(de)信(xin)號(hao)線(xian)保(bao)持(chi)一(yi)定(ding)間(jian)距(ju)
，最(zui)好(hao)用(yong)相(xiang)應(ying)地(di)線(xian)回(hui)路(lu)隔(ge)離(li)，減(jian)少(shao)線(xian)間(jian)信(xin)號(hao)串(chuan)擾(rao)。每(mei)一(yi)條(tiao)高(gao)速(su)信(xin)號(hao)線(xian)要(yao)限(xian)製(zhi)在(zai)同(tong)一(yi)層(ceng)上(shang)。信(xin)號(hao)線(xian)不(bu)要(yao)離(li)基(ji)片(pian)邊(bian)緣(yuan)太(tai)近(jin)，否(fou)則(ze)會(hui)引(yin)起(qi)特(te)征(zheng)阻(zu)抗(kang)變(bian)化(hua)，而(er)且(qie)容(rong)易(yi)產(chan)生(sheng)邊(bian)緣(yuan)場(chang)，增(zeng)加(jia)向(xiang)外(wai)的(de)輻(fu)射(she)。


3.4 時鍾線路的布局

時鍾電路在數字電路中占有重要地位

，同時又是產生電磁輻射的主要來源。一個具有2ns上升沿的時鍾信號輻射能量的頻譜可達160MHz。因此設計好時鍾電路是保證達到整個電路電磁兼容的關鍵。關於時鍾電路的布局
，有以下注意事項：

（1）不要采用菊花鏈結構傳送時鍾信號，而應采用星型結構，即所有的時鍾負載直接與時鍾功率驅動器相互連接。

（2）所有連接晶振輸入/ 輸出端的導帶盡量短，以減少噪聲幹擾及分布電容對晶振的影響。

（3）晶振電容地線應使用盡量寬而短的導帶連接至器件上
；離晶振最近的數字地引腳
，應盡量減少過孔。

結束語

benwenxiangxichanshulehunhejichengdianludianciganraochanshengdeyuanyin
，bingjiehehunhejichengdianludegongyitediantichulexitongdiancijianrongshejizhongyingzhuyidewentihecaiqudejuticuoshi

，weitigaohunhejichengdianludediancijianrongxingdiandinglejichu。