中心論題：

• 分析串擾信號產生機理
• 分析串擾的幾個重要特性
• 說明在PCB設計時如何控製串擾

解決方案：

• 將串擾控製在可容忍範圍
• 在電流流向、信號源與邊緣翻轉速率
  
  、線間距P與兩線平行長度L
  、地平麵等方麵控製串擾

當dang今jin飛fei速su發fa展zhan的de電dian子zi設she計ji領ling域yu
，高gao速su化hua和he小xiao型xing化hua已yi經jing成cheng為wei一yi種zhong趨qu勢shi，如ru何he在zai縮suo小xiao電dian子zi係xi統tong體ti積ji的de同tong時shi，保bao持chi並bing提ti高gao係xi統tong的de速su度du與yu性xing能neng成cheng為wei擺bai在zai設she計ji者zhe麵mian前qian的de一yi個ge重zhong要yao課ke題ti。EDA技術已經研發出一整套高速PCB和電路板級係統的設計分析工具和方法學

，這些技術涵蓋高速電路設計分析的方方麵麵：靜態時序分析、信號完整性分析、EMI/EMC設計、地彈反射分析、功率分析以及高速布線器。同時還包括信號完整性驗證和Sign-Off，設計空間探測、互聯規劃、電dian氣qi規gui則ze約yue束shu的de互hu聯lian綜zong合he
，以yi及ji專zhuan家jia係xi統tong等deng技ji術shu方fang法fa的de提ti出chu也ye為wei高gao效xiao率lv更geng好hao地di解jie決jue信xin號hao完wan整zheng性xing問wen題ti提ti供gong了le可ke能neng。這zhe裏li將jiang討tao論lun分fen析xi信xin號hao完wan整zheng性xing問wen題ti中zhong的de信xin號hao串chuan擾rao及ji其qi控kong製zhi的de方fang法fa。
　　
串擾信號產生的機理
串chuan擾rao是shi指zhi一yi個ge信xin號hao在zai傳chuan輸shu通tong道dao上shang傳chuan輸shu時shi，因yin電dian磁ci耦ou合he而er對dui相xiang鄰lin的de傳chuan輸shu線xian產chan生sheng不bu期qi望wang的de影ying響xiang，在zai被bei幹gan擾rao信xin號hao表biao現xian為wei被bei注zhu入ru了le一yi定ding的de耦ou合he電dian壓ya和he耦ou合he電dian流liu。過guo大da的de串chuan擾rao可ke能neng引yin起qi電dian路lu的de誤wu觸chu發fa，導dao致zhi係xi統tong無wu法fa正zheng常chang工gong作zuo。如ru圖tu1的電路

，AB之間的門電路稱為幹擾源網絡(Aggressor Line)，CD之間的門電路稱為被幹擾源網絡(Victim Line)。隻要幹擾源一改變狀態，我們就可以觀察到受害源處的脈衝串擾。

 
圖1　串擾的幹擾源網絡和被幹擾網絡

信號在傳輸通道上傳輸對相鄰的傳輸線上引起兩類不同的噪聲信號：容性耦合信號與感性耦合信號
，如圖2、圖3所示。容性耦合是由於幹擾源(Aggressor)上的電壓(Vs)變化在被幹擾對象(Victim)上引起感應電流(i)通過互容Cm而導致的電磁幹擾
，而感性耦合則是由於幹擾源上的電流(Is)變化產生的磁場在被幹擾對象上引起感應電壓(V)通過互感(Lm)而導致的電磁幹擾。

 
圖2　電容耦合示意圖

　　
 　　　　　　　　　　　　　　
圖3　電感耦合示意圖

串擾的幾個重要特性分析
a 電流流向對串擾的影響
chuanraoshijuyoufangxiangde

，qiboxingshidianliufangxiangdehanshu，zheliwomenlaikanliangzhongqingkuangxiadexinhaofangzhen。diyizhongqingkuangshiganraoyuanxianwangyubeiganraoduixiangxianwangdedianliuliuxiangxiangtong，dierzhongqingkuangshiganraoyuanxianwangyubeiganraoduixiangxianwangdedianliuliuxiangxiangfan(即位於B點的為驅動源，而位於A點的為負載)。AB和CD線網都加入20MHz的信號，表1給出了遠端D點的串擾峰值
，串擾的波形仿真結果如圖4所示。

 
表1　電流流向不同時的串擾峰值

由仿真結果可知，電流流向為反向時的遠端串擾峰值(357.6mm)要大於電流流向為同向時的遠端口串擾峰值(260.5)。同時由圖4keyikandao
，dangganraoyuandedianliuliuxianggaibianhou，beiganraoyuandechuanraojixingyegaibianle。zheshuomingchuanraodedaxiaohejixingyuxiangyingganraoyuanshangxinhaodedianliuliuxiangyouguande。

 
(a)電流為同向時的串擾波形

 　　　
(b)電流為反向時的串擾波形
圖4　電流流向對峰值的影響

遠端D點串擾一般大於近端C點串擾
，因此在串擾抑製中，D點的遠端串擾通常被作為考察線網峰值串擾電壓大小的重點考慮的因素。

b 信號源頻率與邊緣翻轉速率
幹擾源信號頻率越高
，被幹擾對象上的串擾幅值越大
，我們對圖1中幹擾源網絡AB上的信號頻率f1分別取不同頻率值時
，對被幹擾對象上的串擾進行了仿真，仿真結果見表2，信號頻率不同時的串擾波形見圖5
，標記為“1”
、“2”箭頭所指的波形頻率分別為“500MHz”、“100MHz”。

表2　幹擾源頻率取不同值時的串擾峰值

 
由仿真結果可見，被幹擾對象上的串擾電壓與幹擾源信號的頻率取值成正比，當幹擾源頻率大100MHz時，必須采取必要的措施來抑製串擾。同時，由圖5還可以看出，當幹擾源頻率大到500MHz時的波形
，明顯看出被幹擾對象的近端C點的串擾已經大於其遠端D點(dian)的(de)串(chuan)擾(rao)

，這(zhe)說(shuo)明(ming)此(ci)時(shi)容(rong)性(xing)耦(ou)合(he)已(yi)經(jing)超(chao)過(guo)感(gan)性(xing)耦(ou)合(he)而(er)成(cheng)為(wei)主(zhu)要(yao)的(de)幹(gan)擾(rao)因(yin)素(su)，這(zhe)種(zhong)情(qing)況(kuang)下(xia)不(bu)但(dan)要(yao)處(chu)理(li)好(hao)遠(yuan)端(duan)串(chuan)擾(rao)

，而(er)且(qie)需(xu)要(yao)謹(jin)慎(shen)處(chu)理(li)經(jing)常(chang)容(rong)易(yi)被(bei)忽(hu)略(lve)的(de)近(jin)端(duan)串(chuan)擾(rao)。

lingwai，womenlaifenxilingyixiangduichuanraoyingxiangjidadeyinsu，tajiushixinhaodebianyuanfanzhuansulv
，zaishuzidianluzhong，chulexinhaopinlvduichuanraoyoujiaodayingxiangwai，xinhaodebianyuanfanzhuansulv(上升沿和下降沿)duichuanraodeyingxianggengda
，bianyanbianhuayuekuai，chuanraoyueda。youyuzaixiandaigaosushuzidianludeshejizhong，juyoujiaodadebianyuanfanzhuansulvdeqijiandeyingyongyuelaiyueguangfan，yinciduiyuzheleiqijian，jishiqixinhaopinlvbugao，zaibuxianshiyeyingrenzhenduidaiyifangzhiguodadechuanraochansheng。

 
(a)被幹擾對象的還端串擾波形

 
(b)被幹擾對象的遠端串擾波形

圖5　信號頻率不同時的串擾波形

 
(a)被幹擾對象的近端串擾波形
 
(b)被幹擾對象的遠端串擾波形

圖6　為兩線間距P和平行長度L取不同值時串擾波形

c 線間距P與兩線平行長度L對串擾大小的影響
對於圖1所示的兩線係統，我們進行了三種情況的仿真(線網AB上的信號頻率均為100MHz)仿真結果見表3，及圖6.：第一種情況是在兩線間距和平行長度不變的條件下，探測被幹擾對象的串擾(標記“1”)；第二種情況是在兩線平行長度不變的前提下，將兩線間距增加到10mils
，然後探測被幹擾對象的串擾標記“2”；第三種情況是在兩線間距不變的條件下，將兩線的平行長度增加到2.6inches標記“3”，然後探測被幹擾對象的串擾。由仿真結果可見
，當兩線的間距拉大時(P由5mils變為10mils)

，串擾明顯地減小了
，而當兩線的平行長度加長時(L由1.3inches變為2.6inches)，串擾顯著增大了。
　　
由you此ci可ke知zhi，串chuan擾rao電dian壓ya的de大da小xiao與yu兩liang線xian的de間jian距ju成cheng反fan比bi，而er與yu兩liang線xian的de平ping行xing長chang度du成cheng正zheng比bi，但dan卻que不bu是shi完wan全quan的de倍bei數shu關guan係xi。當dang布bu線xian空kong間jian較jiao小xiao或huo布bu線xian密mi度du較jiao大da時shi，在zai實shi際ji高gao速su電dian路lu中zhong進jin行xing布bu線xian時shi
，為wei防fang止zhi高gao頻pin信xin號hao線xian對dui與yu其qi相xiang鄰lin的de信xin號hao線xian的de串chuan擾rao可ke能neng會hui導dao致zhi門men級ji的de誤wu觸chu發fa，在zai布bu線xian資zi源yuan允yun許xu的de條tiao件jian下xia，應ying近jin可ke能neng地di拉la開kai線xian間jian距ju(差分線除外)並減小兩根或多根信號線的平行長度，必要時可采用固定最大平行長度推擠的布線方式(也稱jog式走線)
，這樣既可以節省緊張的布線資源，又可以有效地抑製串擾，走線示意圖如圖7所示。

 
圖7　jog式走線

表3　兩線間距P和平行長度L取不同值時的串擾峰值
 

d 地平麵對串擾的影響
多層PCBbanyibandoubaokuoruogangexinhaocengheruogangedianyuanceng，duogexinhaocenghedianyuancengshitongguodiefangshunxulaigouchengbiaozhundeweidaichuanshuxianhedaizhuangchuanshuxian。yuweidaichuanshuxianhedaizhuangchuanshuxianxianglindeyibandouyouyigedianyuanpingmian，xiangyingxinhaocengyudianyuancengzhijianshiyongdianjiezhitianchongde。zhegedianjiezhicengdehoudushiyingxiangchuanshuxiantexingzukangdezhongyaoyinsu，dangtabianhoushi
，chuanshuxiantexingzukangbianda，dangtabianboshi，chuanshuxiantexingzukangbianxiao。
　　
傳(chuan)輸(shu)線(xian)與(yu)地(di)平(ping)麵(mian)之(zhi)間(jian)的(de)電(dian)介(jie)質(zhi)層(ceng)的(de)厚(hou)度(du)對(dui)串(chuan)擾(rao)的(de)影(ying)響(xiang)很(hen)大(da)，對(dui)於(yu)同(tong)一(yi)布(bu)線(xian)結(jie)構(gou)


，當(dang)電(dian)介(jie)質(zhi)層(ceng)的(de)厚(hou)度(du)增(zeng)大(da)一(yi)倍(bei)時(shi)，串(chuan)擾(rao)明(ming)顯(xian)加(jia)大(da)。同(tong)時(shi)，對(dui)於(yu)同(tong)樣(yang)的(de)電(dian)介(jie)質(zhi)層(ceng)厚(hou)度(du)，帶(dai)狀(zhuang)傳(chuan)輸(shu)線(xian)的(de)串(chuan)擾(rao)要(yao)小(xiao)於(yu)微(wei)帶(dai)傳(chuan)輸(shu)線(xian)的(de)串(chuan)擾(rao)
，由(you)此(ci)可(ke)知(zhi)，地(di)平(ping)麵(mian)對(dui)不(bu)同(tong)結(jie)構(gou)的(de)傳(chuan)輸(shu)線(xian)的(de)影(ying)響(xiang)也(ye)是(shi)不(bu)同(tong)的(de)。因(yin)此(ci)在(zai)高(gao)速(su)PCB布線時
，使用帶狀傳輸線比使用微帶傳獲得更好的串擾抑製效果。
　　
串擾的控製
要消除串擾是不可能的，我們隻能將串擾控製在可以容忍的範圍內。因此我們在進行PCB設計時可以采取下列辦法：

①如果布線空間允許的話
，增加線與線之間的間距；②計疊層時，在滿足阻抗要求的條件下，減少信號層與地層之間的高度；③把關鍵的高速信號設計成差分線對，如高速係統時鍾；④如果兩個信號層是鄰近的，布線時按正交方向進行布線，以減少層與層之間的耦合；⑤將高速信號線設計成帶狀線或嵌入式微帶線；⑥走線時，減少並行線長度，可以以jog方式布線；⑦在滿足係統設計要求的情況下
，盡量使用低速器件。