電源噪聲對高速DAC相位噪聲影響有多大?如何消除它?
發布時間:2022-09-16 來源:DigiKey,Alan Yang 責任編輯:wenwei
【導讀】在所有器件特性中,噪聲可能是一個特別具有挑戰性、難以掌握的設計課題。本文主要介紹電源噪聲對於高速DAC相位噪聲的影響。
DAC相位噪聲來源
對於高速DAC來說,相位噪聲主要來自以下幾個方麵:時鍾噪聲、電源噪聲,以及內部噪聲與接口噪聲。
圖1:DAC相位噪聲來源 (圖片來源:ADI)
其中最重要的兩個來源是時鍾噪聲與電源噪聲。本文將主要介紹電源噪聲對於DAC相位噪聲的影響。
深入了解ADI的DAC芯片產品
DAC電源相位噪聲傳播路徑
芯(xin)片(pian)上(shang)的(de)所(suo)有(you)電(dian)路(lu)都(dou)必(bi)須(xu)通(tong)過(guo)某(mou)種(zhong)方(fang)式(shi)供(gong)電(dian),這(zhe)就(jiu)給(gei)噪(zao)聲(sheng)傳(chuan)播(bo)到(dao)輸(shu)出(chu)提(ti)供(gong)了(le)很(hen)多(duo)機(ji)會(hui)。不(bu)同(tong)電(dian)路(lu)電(dian)源(yuan)噪(zao)聲(sheng)的(de)傳(chuan)播(bo)路(lu)徑(jing)也(ye)不(bu)一(yi)樣(yang),下(xia)麵(mian)著(zhe)重(zhong)指(zhi)出(chu)了(le)幾(ji)種(zhong)常(chang)見(jian)的(de)DAC電源噪聲傳播路徑。
如下圖,DAC輸出端通常由電流源和MOS管組成,MOS管引導電流通過正引腳或負引腳供電。電流源從外部電源獲得功率,任何噪聲都會反映為電流波動。
圖2:DAC電源噪聲來源(圖片來源:ADI)
MOS管
電流源的噪聲可以經過MOS管到達輸出端,但這僅解釋了噪聲的耦合現象。
圖 3 : DAC電源噪聲傳播路徑——MOS管(圖片來源於ADI)
要“貢獻”相位噪聲,此噪聲還需要通過MOS管混頻到載波頻率。這裏的MOS管,相當於一個平衡混頻器。
上拉電感
上拉電感是另一條噪聲路徑,噪聲從供電軌流至輸出端。
圖4:DAC電源噪聲傳播路徑——上拉電感(圖片來源:ADI)
這裏任何供電軌和負載的變化,都會引起電流變化,從而又一次把噪聲混頻到載波頻率。
更多噪聲傳導路徑
一般來說,如果開關切換能夠把噪聲混頻到載波頻率, 這些開關電路都是電源相位噪聲的貢獻者。
分析相位噪聲
對(dui)於(yu)上(shang)麵(mian)提(ti)到(dao)的(de)混(hun)頻(pin)現(xian)象(xiang),要(yao)快(kuai)速(su)模(mo)擬(ni)所(suo)有(you)這(zhe)些(xie)行(xing)為(wei)並(bing)且(qie)去(qu)改(gai)善(shan)是(shi)相(xiang)當(dang)困(kun)難(nan)的(de)。相(xiang)反(fan),通(tong)過(guo)測(ce)量(liang)電(dian)源(yuan)抑(yi)製(zhi)比(bi)的(de)做(zuo)法(fa),快(kuai)速(su)了(le)解(jie)哪(na)些(xie)電(dian)源(yuan)對(dui)噪(zao)聲(sheng)敏(min)感(gan),然(ran)後(hou)針(zhen)對(dui)性(xing)地(di)選(xuan)擇(ze)一(yi)些(xie)高(gao)精(jing)度(du)低(di)噪(zao)聲(sheng)的(de)電(dian)源(yuan),才(cai)能(neng)事(shi)半(ban)功(gong)倍(bei)。
其他模擬模塊也會有類似的電源抑製比的分析,比如穩壓器、運算放大器和其他IC,一般都會規定電源抑製比。
電源抑製性能衡量負載對電源變化的靈敏度,可用於這裏的相位噪聲分析。然而,這裏使用的不是抑製比,而是調製比:電源調製比(PSMR)。當然,傳統的電源抑製比(PSMR) 依舊有參考意義。
我們專門調製一個噪聲去測試。下一步是獲得具體數據。
測量PSMR
分析相位噪聲的很重要的一個方法便是測量PSMR。
典型測量PSMR測試原理圖:
圖5:PSMR測量(圖片來源:ADI)
PSMR測量可以分成三步:調製供電軌,獲取數據,分析數據。
調製供電軌
電源調製通過一個插在供電電源與負載之間的耦合電路獲得,疊加上一個由信號發生器產生的正弦波信號。
獲取數據
耦合電路的輸出通過一個示波器監控,以監控實際電源調製。最終得到的DAC輸出,由頻譜分析儀檢測得出。
分析數據
PSMR等於從示波器顯示的電源交流分量與載波周圍的調製邊帶電壓之比。
以下是PSMR測量的幾個要點:
● 耦合電路:耦合電路存在多種不同的耦合機製,耦合電路可以選擇LC電路,電源運算放大器、變壓器或專用調製電源。這裏使用的方法是1:100匝數比的電流檢測變壓器和函數發生器。建議使用高匝數比以降低信號發生器的源阻抗。
● 電源調製:1.2V直流電源上疊加一個500kHz峰峰值電壓38 mV信號調製所得。
圖6:時鍾電源調製 (圖片來源:ADI)
● DAC: 采用的是ADI的AD9164 。DAC時鍾速度為5GSPS。所得輸出在一個滿量程1GHz、–35dBm載波上引起邊帶。
圖7:調製邊帶(圖片來源:ADI)
將功率轉換為電壓,然後利用調製電源電壓求比值,所得PSMR為–11 dB。AD9164有八個電源,我們選擇重點,關鍵掃描以下四個電源:1.2V時鍾電源,負1.2 V和2.5V模擬電源,1.2 V模擬電源。結果圖下圖所示:
圖8:掃描頻率測得的電源PSMR(圖片來源:ADI)
時鍾電源是最為敏感的供電軌,然後是負1.2V和2.5V模擬電源,1.2V模擬電源則不是很敏感。加以適當考慮的話,1.2V模擬電源可由開關穩壓器供電,但時鍾電源完全相反:它需要由超低噪聲LDO供電,以獲得優質性能。
選擇超低噪聲的電源
LDO的選擇
LDO是久經考驗的穩壓器,尤其適合用來實現優質噪聲性能。對於敏感的電源軌道,也不是所有的LDO都可以勝任,依舊需要根據整體係統要求去選擇與測試。
測試的方法是:利用此LDO的頻譜噪聲密度曲線和DAC PSMR測量結果去比對。
舉例,某一電路,在初始的版本的時候,使用LDO ADP1740,對比LDO的頻譜噪聲密度曲線和DAC PSMR測量結果,如下圖所示:
圖9:AD9162評估板相位噪聲(圖片來源:ADI)
這證實了時鍾電源(上圖紅色的點)對噪聲的影響。改版後,更換使用ADP1761,某些特定頻率處噪聲降低多達10dB。
在Digi-Key網站,可以根據參數來篩選合適的Digi-Key LDO,其中包括直接通過PSRR (電源抑製比) 來篩選的功能。
圖10:通過PSRR (電源抑製比) 篩選LDO
其他方案
但也不意味著除了LDO, 別的電源不可以用,根據整體係統要求,通過適當的LC濾波,開關穩壓器也可提供電源,從而簡化電源解決方案。但由於采用LC濾波器,所以應注意串聯諧振,否則噪聲可能變得更糟。對於諧振可通過對電路降低Q值——如給電路增加損耗性元件——加以控製。
下圖顯示了來自另一個設計的例子,其采用AD9162 DAC。時鍾電源也是由ADP1740 LDO提供,但其後接一個LC濾波器。
圖11:LC濾波器和去Q網絡 (圖片來源:ADI)
原理圖中顯示了所考慮的濾波器,RL模型表示電感,RC模型表示主濾波電容 (C1+R1)。
紅圈裏是原始的LC濾波電路,藍圈是為了減小Q值額外增加的損耗性元件。
圖12:LC濾波器響應(圖片來源:ADI)
濾波器響應如下圖所示,紅線是原始的LC電路響應曲線,藍線是改進後的響應曲線。我們看到Q值減小了。
圖13:相位噪聲響應(圖片來源:ADI)
我們再來看看,對於相位噪聲響應,藍線是原始的LC電路響應曲線,橙線是改進後的響應曲線。相位噪聲得到改進。
本文小結
噪聲不僅會因為電源選擇的不同而大不相同,而且可能受到輸出電容、輸出電壓和負載影響。應當仔細考慮這些因素,尤其是對於敏感的供電軌。
免責聲明:本文為轉載文章,轉載此文目的在於傳遞更多信息,版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題,請聯係小編進行處理。
推薦閱讀:
- 噪聲中提取真值!瑞盟科技推出MSA2240電流檢測芯片賦能多元高端測量場景
- 10MHz高頻運行!氮矽科技發布集成驅動GaN芯片,助力電源能效再攀新高
- 失真度僅0.002%!力芯微推出超低內阻、超低失真4PST模擬開關
- 一“芯”雙電!聖邦微電子發布雙輸出電源芯片,簡化AFE與音頻設計
- 一機適配萬端:金升陽推出1200W可編程電源,賦能高端裝備製造
- 1200餘家企業齊聚深圳,CITE2026打造電子信息產業創新盛宴
- 掌握 Gemini 3.1 Pro 參數調優的藝術
- 築牢安全防線:電池擠壓試驗機如何為新能源產業護航?
- Grok 4.1 API 實戰:構建 X 平台實時輿情監控 Agent
- 電源芯片國產化新選擇:MUN3CAD03-SF助力物聯網終端“芯”升級
- 車規與基於V2X的車輛協同主動避撞技術展望
- 數字隔離助力新能源汽車安全隔離的新挑戰
- 汽車模塊拋負載的解決方案
- 車用連接器的安全創新應用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall







