PCIe Gen3/Gen4接收端鏈路均衡測試（下篇：實踐篇）-電路保護-電子元件技術網

你的位置：首頁 > 電路保護 > 正文

PCIe Gen3/Gen4接收端鏈路均衡測試（下篇：實踐篇）

發布時間：2020-04-09 責任編輯：lina

【導讀】聚焦於PCIe 3.0和4.0中的動態均衡技術，本文介紹其原理、實現及其相關的一致性測試，這種動態均衡技術被稱作“Link Equalization”（鏈路均衡，簡稱為LEQ）。本係列文章分上下兩篇，本文是下篇實踐篇，重點介紹Rx鏈路均衡的測試和調試，泰克公司的自動化軟件為此提供了業界最優的解決方案。

聚焦於PCIe 3.0和4.0中的動態均衡技術，本文介紹其原理、實現及其相關的一致性測試，這種動態均衡技術被稱作“Link Equalization”（鏈路均衡，簡稱為LEQ）。本係列文章分上下兩篇，本文是下篇實踐篇，重點介紹Rx鏈路均衡的測試和調試，泰克公司的自動化軟件為此提供了業界最優的解決方案。

另外，泰克PCI Express專家David Bouse將在4月10日（周五）13:00-16:00直播課堂【PCI Express 5.0規範更新解讀和測試揭秘】講解如何解決PCIe 5.0的新測試挑戰https://info.tek.com/cn-pcie-mofu.html。

接收端鏈路均衡測試（Rx LEQ）

在PCIe 2.0的時代，通常隻要保證了發送端的信號質量，那麼整個係統也就能夠正常工作；因此接收端測試並不是必測項。但在PCIe 3.0/4.0中，由於速率成倍的增加；並且又經過長走線的傳輸，因此在接收端采用了複雜的均衡技術；因此在PCIe 3.0/4.0中接收端測試屬於必測項。

泰克公司的BSX係列的誤碼儀是業界高性能的串行誤碼儀，能夠實現高達32Gbps的碼型發生和誤碼分析功能，同時其內部集成有預加重模塊、噪聲注入、抖動注入等，支持基於協議的握手功能。因此非常適合PCIe 3.0和4.0的接收端測試。由於BSX係列最高支持到32Gbps，因此它也可以充分地滿足未來的PCIe 5.0的接收端測試的要求。圖1是使用BSX係列的誤碼儀進行PCIe 3.0d的接收端測試的示意圖。

PCIe Gen3/Gen4接收端鏈路均衡測試（下篇：實踐篇）

圖1 PCIe 3.0的接收端測試的示意圖

在PCIe 3.0 & 4.0的接收端內部集成了複雜的單元，例如：均衡電路、時鍾恢複電路、以及判決電路等；它們都是不能直接探測到的。因此，接收端對於測試人員來說，是一個黑盒子。PCI-SIG協會的規範開發人員，在麵臨此種困難時，開發了一套被稱作“壓力眼圖（Stressed Eye）”的方法論來完成對接收端的評估。這種方法論的核心思想就是：通過向接收端施加一個嚴重劣化的信號（即壓力眼圖），來檢測在此種情況下，接收端是否仍能夠正確地接收信號。因此，無論是PCIe 3.0 & 4.0 Rx LEQ的測試，基本上都可以分解成三個步驟：壓力眼圖的校準、進入環回模式、進行誤碼率測試。

壓力眼圖的校準就是：定量地規定這個劣化信號劣化到何種程度、以及測量該劣化信號的方法；

進入環回模式：為了檢測接收端是否正確接收該信號；需要將已經接收到的信號原封不動地環回到待測的發送端；然後誤碼儀對這個環回的信號進行判斷。因此需要讓待測進入環回模式；

進行誤碼率測試：使用規定好的碼型進行誤碼率測試。

在(zai)壓(ya)力(li)眼(yan)圖(tu)的(de)校(xiao)準(zhun)時(shi)，涉(she)及(ji)到(dao)信(xin)號(hao)的(de)特(te)性(xing)分(fen)析(xi)以(yi)及(ji)調(tiao)整(zheng)迭(die)代(dai)，這(zhe)些(xie)都(dou)需(xu)要(yao)反(fan)複(fu)進(jin)行(xing)，人(ren)工(gong)手(shou)動(dong)操(cao)作(zuo)非(fei)常(chang)地(di)耗(hao)時(shi)，並(bing)且(qie)吃(chi)力(li)不(bu)討(tao)好(hao)。為(wei)此(ci)，泰(tai)克(ke)公(gong)司(si)提(ti)供(gong)了(le)業(ye)界(jie)最(zui)優(you)的(de)PCIe Rx自動化測試軟件（BSXPCI4CEM），如圖2所示。通過泰克公司的PCIe Rx自動化測試軟件，可以大大縮短開發人員的研發時間，提供產品的可靠性。

PCIe Gen3/Gen4接收端鏈路均衡測試（下篇：實踐篇）

圖2 泰克PCIe Rx自動化軟件GUI界麵

對於這個壓力眼圖惡劣到何種程度，必須要進行精確地定量地描述，因此在PCIe的規範中，給出了這個壓力眼圖的要求。無論是PCIe 3.0還是PCIe 4.0，校準過程都分為兩個階段：

TP1校準：TP1指的是整個參考信道的近端，在該處校準幅度、隨機抖動Rj、正弦抖動Sj、以及Tx EQ。

TP2校準：TP2指的是整個參考信道的遠端，在該處校準DMSI、CMSI、以及最終的眼高/眼寬。

無論是PCIe 3.0，還是PCIe 4.0，TP1的校準過程都是一樣的，而且較為簡單；不區分待測對象是插卡還是係統板，整個拓撲連接如圖3所示。

PCIe Gen3/Gen4接收端鏈路均衡測試（下篇：實踐篇）

圖3 PCIe 3.0 & 4.0的TP1校準拓撲連接

TP2校準則連接較為複雜，耗時較長；並且對於插卡和係統板來說，拓撲連接是不同的。而且在PCIe 3.0和PCIe 4.0中，TP2校準的策略有所不同。在PCIe 3.0中，是通過調整DMSI和Rj來達到最終的眼高/眼寬。而在PCIe 4.0中，則主要通過調整ISI來使得眼圖接近最終的眼高/眼寬，這一過程為粗調；然後再通過調整Sj、DMSI、或幅度來獲得最終的眼圖，這一過程為細調。

PCIe 3.0的TP2校準的拓撲連接如圖4suoshi。duiyuchakadexiaozhunlaishuo，zaiqituopulianjiezhongcaiyongdeshilianglianjietoudetuopujiegou，zheshiweilemonizhenshidefuwuqibeibandeeliexindaoqingkuang。zhenggecankaoxindaoshiyoutu4（a）中的物理參考信道和SigTest通過軟件嵌入的信道兩部分組成。

PCIe Gen3/Gen4接收端鏈路均衡測試（下篇：實踐篇）

(a) (b)

圖4 PCIe 3.0 TP2校準拓撲連接：(a) 插卡的校準 (b) 係統板的校準

完成了拓撲連接之後，就可以進行PCIe 3.0的TP2的校準了。在最終眼高/眼寬的校準過程，通過調整Rj和DMSI，來達到最終的眼高/眼寬要求。這裏存在的風險是：有時候協會提供的治具一致性較差；需要很大的Rj或DMSI才能夠達到最終的眼高/眼寬要求。而這並不符合在真實的情況下的Rj和DMSI的情況。

因此在PCIe 4.0中TP2的校準修改了相應的校準策略，引入了一個ISI板，優先來調節參考信道的ISI值，來對眼圖進行調整。當眼圖接近到最終的眼高/眼寬附近時，再通過調整DMSI，Sj和幅度來達到最終的眼高/眼寬，並且DMSI，Sj和幅度的調整範圍做了限製，從而能夠比較真實地模擬現實中的情況。

PCIe 4.0的TP2校準的拓撲連接如圖5所示。與PCIe 3.0相(xiang)比(bi)，除(chu)了(le)參(can)考(kao)信(xin)道(dao)的(de)末(mo)端(duan)嵌(qian)入(ru)了(le)一(yi)個(ge)封(feng)裝(zhuang)損(sun)耗(hao)之(zhi)外(wai)，其(qi)他(ta)的(de)信(xin)道(dao)都(dou)是(shi)由(you)真(zhen)實(shi)的(de)物(wu)理(li)信(xin)道(dao)組(zu)成(cheng)的(de)。並(bing)且(qie)由(you)於(yu)速(su)率(lv)翻(fan)倍(bei)，在(zai)拓(tuo)撲(pu)連(lian)接(jie)中(zhong)，鏈(lian)路(lu)損(sun)耗(hao)的(de)估(gu)算(suan)時(shi)必(bi)須(xu)要(yao)將(jiang)連(lian)接(jie)線(xian)纜(lan)等(deng)的(de)損(sun)耗(hao)計(ji)入(ru)在(zai)內(nei)。值(zhi)得(de)注(zhu)意(yi)的(de)是(shi)：封裝損耗是在示波器之中嵌入的，而不是在SigTest中。這個參考封裝損耗是為了模擬真實情況下的芯片封裝損耗，由於RC芯片（Root Complex）的封裝一般比EP芯片（Endpoint）的封裝要大，因此針對RC的參考封裝損耗為5dB；而針對EP的參考封裝損耗為3dB。

PCIe Gen3/Gen4接收端鏈路均衡測試（下篇：實踐篇）

(a) (b)

圖5 PCIe 4.0 TP2校準拓撲連接：(a) 插卡的校準 (b) 係統板的校準

如前所述，在PCIe 4.0的校準過程中，需要參考信道的ISI值，這就涉及到一個ISI pair的迭代過程，整個迭代過程的起點是-28 dB的端到端的損耗，依據計算出來的眼高/眼寬來確定下一個ISI pair；端到端的損耗調整範圍為-27 dB ~ 30dB。泰克公司的PCIe Rx自動化軟件能夠提供鏈路端到端損耗的估算，用戶可以自行決定是否繼續進行ISI迭代。

進入環回模式

LEQ的測試對測試儀器提出了很高的要求。它要求測試儀器能夠完成協議級別的動態應答和訓練。在工業界中，一般稱這樣的儀器為“協議感知”型儀器（Protocol-aware Instrument）。

泰克公司的BSX係列誤碼儀就是這樣的一種協議感知型儀器，支持的速率最高可到32Gbps；可以支持多種標準協議，例如PCIe 3.0 & 4.0 & 5.0、USB 3.1 & 3.2等。另外，用戶還可以通過自帶的Pattern Sequencer功能完成各種自主開發的標準的測試。

PCIe Gen3/Gen4接收端鏈路均衡測試（下篇：實踐篇）

圖6 泰克公司的協議感知型誤碼儀：BSX係列

對於PCIe 3.0 & 4.0來說，從狀態機的角度，有兩種方式進入環回模式，如圖7所示：

PCIe Gen3/Gen4接收端鏈路均衡測試（下篇：實踐篇）

(a) (b)

圖 7 PCIe 3.0&4.0進入環回模式：(a)從Configuration進入 (b)從Recovery進入

進行誤碼率測試

若成功了進入了Loopback，那麼後續的誤碼率測試就很簡單。誤碼儀發送Modified Compliance Pattern，檢查1012個比特數據；若不超過1個誤碼；那麼就算通過；否則就未通過。

診斷和調試

在實際的Rx LEQ的測試中，經常由於種種原因，無法進入到環回模式；或者就算進入到了環回模式，也存在較多的誤碼。這個時候，我們就需要超出一致性測試；而進行一係列的調試工作，來找出根因（Root Cause）。

PCIe Gen3/Gen4接收端鏈路均衡測試（下篇：實踐篇）

圖8 使用誤碼儀的眼圖功能觀測待測對象的環回數據輸出的信號質量

泰克公司PCIe Rx自動化測試軟件，除了提供協會所要求的一致性測試之外，還提供了豐富的調試功能。再配合上BSX係列的誤碼儀的通用調試功能，能夠為用戶提供全方位的靈活性。

在進行Rx LEQ環回測試時，有兩條數據通路：接收數據通路和環回數據通路。由於Rx LEQ是針對接收數據通路的測試，因此用戶必須保證不會由於環回數據通路的原因而導致誤碼儀的DET進行了誤判。泰克的BSX係列的誤碼儀具有豐富的眼圖測試功能，如圖8所示。這樣用戶再不進行任何拓撲連接改變的情況下，就能夠進行誤碼的調試。

用戶可以使用泰克公司提供的“Empty A – Modified Compliance B.ram”文件，就能夠使得被測對象穩定地進入Compliance模式，然後通過這個ran文件進行碼型切換，將被測對象的輸出端切換到8Gbps或16Gbps，觀察哪個預設定值能夠給出最好的眼圖。然後在圖9中設置“Preset/Hint”成剛才的預設置，就能夠保證環回數據通路不會引入誤判的誤碼。

倘若排除了環回數據通路所引入的誤判的誤碼；Rx LEQ仍然存在誤碼。這個時候，用戶需要進一步分析誤碼的來源，比如說是否是DUT的均衡算法沒有達到最優，從而沒有像鏈路對端請求最優的Tx EQ值。此時，用戶可以使用泰克公司提供的“BER Test”來對整個係數空間進行掃描，若測得的結果表明：在係數空間中存在一些係數組合能夠達到沒有誤碼，那麼說明DUT的均衡算法未達到最優。

PCIe Gen3/Gen4接收端鏈路均衡測試（下篇：實踐篇）

圖9 對Tx EQ的係數空間進行掃描的誤碼率測試

在此基礎上還可以進行裕度測試。泰克的自動化軟件提供對Sj和DMSI的裕度測試，如圖10、11所示。

PCIe Gen3/Gen4接收端鏈路均衡測試（下篇：實踐篇）

圖 10 正弦抖動的裕度測試：(a) 設定界麵 (b) 掃描測試界麵

PCIe Gen3/Gen4接收端鏈路均衡測試（下篇：實踐篇）

圖 11 差模噪聲的裕度測試：(a) 設定界麵 (b) 掃描測試界麵

泰克公司提供了業界領先的關於PCIe 3.0 & 4.0的一致性解決方案，通過使用泰克公司的高性能的示波器、高性能的誤碼儀、以及靈活的自動化軟件，能夠大大縮短用戶的開發時間，使得用戶的產品在市場上更具競爭力。

關於泰克科技

泰克公司總部位於美國俄勒岡州畢佛頓市，致力提供創新、精確、操作簡便的測試、測量和監測解決方案，解決各種問題，釋放洞察力，推動創新能力。70多年來，泰克一直走在數字時代前沿。

（來源：泰克科技應用工程師，作者：李煜）

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：
PCBA熱風再流焊在生產設計中可解決哪些技術問題？
5G高頻時代下，電子設備怎麼粘？德莎推出高性能PET雙麵膠帶
接線端子為了導線的連接而運用應用範圍愈來愈廣
圓形連接器及工業連接線製造企業- 深圳市盛格納電子有限公司
PCIM Asia 2020加強防疫措施助力行業發展

上一篇：PCBA熱風再流焊在生產設計中可解決哪些技術問題？

下一篇：如何設計一個精準、熱高效的可穿戴體溫檢測係統？

特別推薦

技術文章更多>>

技術白皮書下載更多>>

熱門搜索

友情鏈接(QQ：317243736)

我愛方案網 ICGOO元器件商城創芯在線檢測芯片查詢天天IC網電子產品世界無線通信模塊控製工程網電子開發網電子技術應用與非網世紀電源網 21ic電子技術資料下載電源網電子發燒友網中電網中國工業電器網連接器礦山設備網工博士智慧農業工業路由器天工網乾坤芯電子元器件采購網亞馬遜KOL 聚合物鋰電池工業自動化設備企業查詢工業路由器元器件商城連接器 USB中文網今日招標網塑料機械網農業機械中國IT產經新聞網高低溫試驗箱

關閉

關閉