對於線性係統而言
，"地"是(shi)信(xin)號(hao)的(de)基(ji)準(zhun)點(dian)。遺(yi)憾(han)的(de)是(shi)，在(zai)單(dan)極(ji)性(xing)電(dian)源(yuan)係(xi)統(tong)中(zhong)，它(ta)還(hai)成(cheng)為(wei)電(dian)源(yuan)電(dian)流(liu)的(de)回(hui)路(lu)。接(jie)地(di)策(ce)略(lve)應(ying)用(yong)不(bu)當(dang)，可(ke)能(neng)嚴(yan)重(zhong)損(sun)害(hai)高(gao)精(jing)度(du)線(xian)性(xing)係(xi)統(tong)的(de)性(xing)能(neng)。

 

對於所有模擬設計而言
，接地都是一個不容忽視的問題，而在基於PCB的電路中，適當實施接地也具有同等重要的意義。幸運的是，某些高質量接地原理，特別是接地層的使用，對於PCB環境是固有不變的。由於這一因素是基於PCB的模擬設計的顯著優勢之一
，我們將在本文中對其進行重點討論。

 

我們必須對接地的其他一些方麵進行管理，包括控製可能導致性能降低的雜散接地和信號返回電壓。這些電壓可能是由於外部信號耦合

、公共電流導致的，或者隻是由於接地導線中的過度IR壓降導致的。適當地布線、布線的尺寸
，以及差分信號處理和接地隔離技術，使得我們能夠控製此類寄生電壓。

 

我們將要討論的一個重要主題是適用於模擬/數字混合信號環境的接地技術。事實上，高質量接地這個問題可以—也必然—影響到混合信號PCB設計的整個布局原則。

 

目前的信號處理係統一般需要混合信號器件
，例如模數轉換器(ADC)、數模轉換器(DAC)和快速數字信號處理器(DSP)。由於需要處理寬動態範圍的模擬信號，因此必須使用高性能ADC和DAC。在惡劣的數字環境內
，能否保持寬動態範圍和低噪聲與采用良好的高速電路設計技術密切相關
，包括適當的信號布線、去耦和接地。

 

過去，一般認為"高精度
、低速"電路與所謂的"高速"電路有所不同。對於ADC和DAC，采樣（或更新）頻率一般用作區分速度標準。不過，以下兩個示例顯示，實際操作中
，目前大多數信號處理IC真正實現了"高速"，因此必須作為此類器件來對待，才能保持高性能。DSP
、ADC和DAC均是如此。

 

所有適合信號處理應用的采樣ADC（內置采樣保持電路的ADC）均采用具有快速上升和下降時間（一般為數納秒）的高速時鍾工作，即使呑吐量看似較低也必須視為高速器件。例如
，中速12位逐次逼近型(SAR) ADC可采用10 MHz內部時鍾工作，而采樣速率僅為500 kSPS。

 

Σ-Δ型ADC具有高過采樣比，因此還需要高速時鍾。即使是高分辨率的所謂"低頻"工業測量ADC（例如AD77xx-係列）吞吐速率達到10 Hz至7.5 kHz，也采用5 MHz或更高時鍾頻率工作，並且提供高達24位的分辨率。

 

更複雜的是，混合信號IC具有模擬和數字兩種端口，因此如何使用適當的接地技術就顯示更加錯綜複雜。此外，某些混合信號IC具有相對較低的數字電流
，而另一些具有高數字電流。很多情況下
，這兩種類型的IC需要不同的處理，以實現最佳接地。

 

數shu字zi和he模mo擬ni設she計ji工gong程cheng師shi傾qing向xiang於yu從cong不bu同tong角jiao度du考kao察cha混hun合he信xin號hao器qi件jian，本ben文wen旨zhi在zai說shuo明ming適shi用yong於yu大da多duo數shu混hun合he信xin號hao器qi件jian的de一yi般ban接jie地di原yuan則ze，而er不bu必bi了le解jie內nei部bu電dian路lu的de具ju體ti細xi節jie。

 

通tong過guo以yi上shang內nei容rong，顯xian然ran接jie地di問wen題ti沒mei有you一yi本ben快kuai速su手shou冊ce。遺yi憾han的de是shi
，我wo們men並bing不bu能neng提ti供gong可ke以yi保bao證zheng接jie地di成cheng功gong的de技ji術shu列lie表biao。我wo們men隻zhi能neng說shuo忽hu視shi一yi些xie事shi情qing
，可ke能neng會hui導dao致zhi一yi些xie問wen題ti。在zai某mou一yi個ge頻pin率lv範fan圍wei內nei行xing之zhi有you效xiao的de方fang法fa
，在zai另ling一yi個ge頻pin率lv範fan圍wei內nei可ke能neng行xing不bu通tong。另ling外wai還hai有you一yi些xie相xiang互hu衝chong突tu的de要yao求qiu。處chu理li接jie地di問wen題ti的de關guan鍵jian在zai於yu理li解jie電dian流liu的de流liu動dong方fang式shi。

 

星型接地

 

"星型"接地的理論基礎是電路中總有一個點是所有電壓的參考點
，稱為"星型接地"點。我們可以通過一個形象的比喻更好地加以理解—多條導線從一個共同接地點呈輻射狀擴展
，類似一顆星。星型點並不一定在外表上類似一顆星—它可能是接地層上的一個點—但星型接地係統上的一個關鍵特性是：所有電壓都是相對於接地網上的某個特定點測量的
，而不是相對於一個不確定的"地"（無論我們在何處放置探頭）。

 

雖sui然ran在zai理li論lun上shang非fei常chang合he理li
，但dan星xing型xing接jie地di原yuan理li卻que很hen難nan在zai實shi際ji中zhong實shi施shi。舉ju例li來lai說shuo，如ru果guo係xi統tong采cai用yong星xing型xing接jie地di設she計ji，而er且qie繪hui製zhi的de所suo有you信xin號hao路lu徑jing都dou能neng使shi信xin號hao間jian的de幹gan擾rao最zui小xiao並bing可ke盡jin量liang避bi免mian高gao阻zu抗kang信xin號hao或huo接jie地di路lu徑jing的de影ying響xiang，實shi施shi問wen題ti便bian隨sui之zhi而er來lai。在zai電dian路lu圖tu中zhong加jia入ru電dian源yuan時shi，電dian源yuan就jiu會hui增zeng加jia不bu良liang的de接jie地di路lu徑jing，或huo者zhe流liu入ru現xian有you接jie地di路lu徑jing的de電dian源yuan電dian流liu相xiang當dang大da和he/或具有高噪聲，從而破壞信號傳輸。為電路的不同部分單獨提供電源（因而具有單獨的接地回路）通(tong)常(chang)可(ke)以(yi)避(bi)免(mian)這(zhe)個(ge)問(wen)題(ti)。例(li)如(ru)，在(zai)混(hun)合(he)信(xin)號(hao)應(ying)用(yong)中(zhong)，通(tong)常(chang)要(yao)將(jiang)模(mo)擬(ni)電(dian)源(yuan)和(he)數(shu)字(zi)電(dian)源(yuan)分(fen)開(kai)，同(tong)時(shi)將(jiang)在(zai)星(xing)型(xing)點(dian)處(chu)相(xiang)連(lian)的(de)模(mo)擬(ni)地(di)和(he)數(shu)字(zi)地(di)分(fen)開(kai)。

 

單獨的模擬地和數字地

 

事實上，數字電路具有噪聲。飽和邏輯（例如TTL和CMOS）zaikaiguanguochengzhonghuiduanzandicongdianyuanxirudadianliu。danyouyuluojijidekangraodukedashubaihaofuyishang，yinertongchangduidianyuanquoudeyaoqiubugao。xiangfan，monidianlufeichangrongyishouzaoshengyingxiang—包括在電源軌和接地軌上—因yin此ci
，為wei了le防fang止zhi數shu字zi噪zao聲sheng影ying響xiang模mo擬ni性xing能neng
，應ying該gai把ba模mo擬ni電dian路lu和he數shu字zi電dian路lu分fen開kai。這zhe種zhong分fen離li涉she及ji到dao接jie地di回hui路lu和he電dian源yuan軌gui的de分fen開kai，對dui混hun合he信xin號hao係xi統tong而er言yan可ke能neng比bi較jiao麻ma煩fan。

 

raner，ruguogaojingduhunhexinhaoxitongyaochongfenfahuixingneng，zebixujuyoudandudemonidiheshuzidiyijidandudianyuan
，zheyidianzhiguanzhongyao。shishishang，suiranyouxiemonidianlucaiyong+5 V單電源供電運行，但並不意味著該電路可以與微處理器、動態RAM
、電扇或其他高電流設備共用相同+5 Vgaozaoshengdianyuan。monibufenbixushiyongcileidianyuanyizuigaoxingnengyunxing，erbuzhishibaochiyunxing。zheyichabiebiranyaoqiuwomenduidianyuanguihejiedijiekougeiyugaoduzhuyi。

 

請注意，係統中的模擬地和數字地必須在某個點相連，以便讓信號都參考相同的電位。這個星點（也稱為模擬/數字公共點）要精心選擇

，確保數字電流不會流入係統模擬部分的地。在電源處設置公共點通常比較便利。

 

許多ADC和DAC都有單獨的"模擬地"(AGND)和"數字地"(DGND)yinjiao。zaishebeishujushouceshang，tongchangjianyiyonghuzaiqijianfengzhuangchujiangzhexieyinjiaolianzaiyiqi。zhediansihuyuyaoqiuzaidianyuanchulianjiemonidiheshuzididejianyixiangchongtu

；如果係統具有多個轉換器，這點似乎與要求在單點處連接模擬地和數字地的建議相衝突。

 

其實並不存在衝突。這些引腳的"模擬地"和"數字地"標記是指引腳所連接到的轉換器內部部分，而不是引腳必須連接到的係統地。對於ADC，zhelianggeyinjiaotongchangyinggailianzaiyiqi
，ranhoulianjiedaoxitongdemonidi。youyuzhuanhuanqidemonibufenwufanaishoushuzidianliujingyouhanxianliuzhixinpianshichanshengdeyajiang，yinciwufazaiIC封裝內部將二者連接起來。但它們可以在外部連在一起。

 

圖1顯示了ADC的(de)接(jie)地(di)連(lian)接(jie)這(zhe)一(yi)概(gai)念(nian)。這(zhe)樣(yang)的(de)引(yin)腳(jiao)接(jie)法(fa)會(hui)在(zai)一(yi)定(ding)程(cheng)度(du)上(shang)降(jiang)低(di)轉(zhuan)換(huan)器(qi)的(de)數(shu)字(zi)噪(zao)聲(sheng)抗(kang)擾(rao)度(du)，降(jiang)幅(fu)等(deng)於(yu)係(xi)統(tong)數(shu)字(zi)地(di)和(he)模(mo)擬(ni)地(di)之(zhi)間(jian)的(de)共(gong)模(mo)噪(zao)聲(sheng)量(liang)。但(dan)是(shi)，由(you)於(yu)數(shu)字(zi)噪(zao)聲(sheng)抗(kang)擾(rao)度(du)經(jing)常(chang)在(zai)數(shu)百(bai)或(huo)數(shu)千(qian)毫(hao)伏(fu)水(shui)平(ping)，因(yin)此(ci)一(yi)般(ban)不(bu)太(tai)可(ke)能(neng)有(you)問(wen)題(ti)。

 

模(mo)擬(ni)噪(zao)聲(sheng)抗(kang)擾(rao)度(du)隻(zhi)會(hui)因(yin)轉(zhuan)換(huan)器(qi)本(ben)身(shen)的(de)外(wai)部(bu)數(shu)字(zi)電(dian)流(liu)流(liu)入(ru)模(mo)擬(ni)地(di)而(er)降(jiang)低(di)。這(zhe)些(xie)電(dian)流(liu)應(ying)該(gai)保(bao)持(chi)很(hen)小(xiao)，通(tong)過(guo)確(que)保(bao)轉(zhuan)換(huan)器(qi)輸(shu)出(chu)沒(mei)有(you)高(gao)負(fu)載(zai)，可(ke)以(yi)最(zui)大(da)程(cheng)度(du)地(di)減(jian)小(xiao)電(dian)流(liu)。實(shi)現(xian)這(zhe)一(yi)目(mu)標(biao)的(de)好(hao)方(fang)法(fa)是(shi)在(zai)ADC輸出端使用低輸入電流緩衝器，例如CMOS緩衝器-寄存器IC。

 

如果轉換器的邏輯電源利用一個小電阻隔離
，並且通過0.1 μF (100 nF)電(dian)容(rong)去(qu)耦(ou)到(dao)模(mo)擬(ni)地(di)，則(ze)轉(zhuan)換(huan)器(qi)的(de)所(suo)有(you)快(kuai)速(su)邊(bian)沿(yan)數(shu)字(zi)電(dian)流(liu)都(dou)將(jiang)通(tong)過(guo)該(gai)電(dian)容(rong)流(liu)回(hui)地(di)，而(er)不(bu)會(hui)出(chu)現(xian)在(zai)外(wai)部(bu)地(di)電(dian)路(lu)中(zhong)。如(ru)果(guo)保(bao)持(chi)低(di)阻(zu)抗(kang)模(mo)擬(ni)地(di)，而(er)能(neng)夠(gou)充(chong)分(fen)保(bao)證(zheng)模(mo)擬(ni)性(xing)能(neng)，那(na)麼(me)外(wai)部(bu)數(shu)字(zi)地(di)電(dian)流(liu)所(suo)產(chan)生(sheng)的(de)額(e)外(wai)噪(zao)聲(sheng)基(ji)本(ben)上(shang)不(bu)會(hui)構(gou)成(cheng)問(wen)題(ti)。

 

接地層 

 

接地層的使用與上文討論的星型接地係統相關。為了實施接地層，雙麵PCB（或多層PCB的一層）deyimianyoulianxutongzhizao，erqieyongzuodi。qililunjichushidaliangjinshujuyoukenengzuididedianzu。youyushiyongdaxingbianpingdaoti，tayejuyoukenengzuididediangan。yiner，tatigonglezuijiadaodianxingneng


，baokuozuidachengdudijiangdidaodianpingmianzhijiandezasanjiedichayidianya。

 

請注意，接地層概念還可以延伸，包括 電壓層。電壓層提供類似於接地層的優勢—極低阻抗的導體—但隻用於一個（或多個）係統電源電壓。因此，係統可能具有多個電壓層以及接地層。

 

雖然接地層可以解決很多地阻抗問題

，但它們並非靈丹妙藥。即使是一片連續的銅箔，也會有殘留電阻和電感

；在zai特te定ding情qing況kuang下xia，這zhe些xie就jiu足zu以yi妨fang礙ai電dian路lu正zheng常chang工gong作zuo。設she計ji人ren員yuan應ying該gai注zhu意yi不bu要yao在zai接jie地di層ceng注zhu入ru很hen高gao電dian流liu
，因yin為wei這zhe樣yang可ke能neng產chan生sheng壓ya降jiang
，從cong而er幹gan擾rao敏min感gan電dian路lu。

 

保持低阻抗大麵積接地層對目前所有模擬電路都很重要。接地層不僅用作去耦高頻電流（源於快速數字邏輯）的低阻抗返回路徑，還能將EMI/RFI輻射降至最低。由於接地層的屏蔽作用，電路受外部EMI/RFI的影響也會降低。

 

接地層還允許使用傳輸線路技術（微帶線或帶狀線）傳輸高速數字或模擬信號，此類技術需要可控阻抗。

 

由於"總線(bus wire)"在大多數邏輯轉換等效頻率下具有阻抗，將其用作"地"完全不能接受。例如，#22標準導線具有約20 nH/in的電感。由邏輯信號產生的壓擺率為10 mA/ns的瞬態電流，流經1英寸該導線時將形成200 mV的無用壓降：

 

圖1. 數據轉換器的模擬地(AGND)和數字地(DGND)引腳應返回到係統模擬地。

 

如果轉換器的邏輯電源利用一個小電阻隔離，並且通過0.1 μF (100 nF)電(dian)容(rong)去(qu)耦(ou)到(dao)模(mo)擬(ni)地(di)，則(ze)轉(zhuan)換(huan)器(qi)的(de)所(suo)有(you)快(kuai)速(su)邊(bian)沿(yan)數(shu)字(zi)電(dian)流(liu)都(dou)將(jiang)通(tong)過(guo)該(gai)電(dian)容(rong)流(liu)回(hui)地(di)，而(er)不(bu)會(hui)出(chu)現(xian)在(zai)外(wai)部(bu)地(di)電(dian)路(lu)中(zhong)。如(ru)果(guo)保(bao)持(chi)低(di)阻(zu)抗(kang)模(mo)擬(ni)地(di)
，而(er)能(neng)夠(gou)充(chong)分(fen)保(bao)證(zheng)模(mo)擬(ni)性(xing)能(neng)，那(na)麼(me)外(wai)部(bu)數(shu)字(zi)地(di)電(dian)流(liu)所(suo)產(chan)生(sheng)的(de)額(e)外(wai)噪(zao)聲(sheng)基(ji)本(ben)上(shang)不(bu)會(hui)構(gou)成(cheng)問(wen)題(ti)。

 

接地層 

 

接地層的使用與上文討論的星型接地係統相關。為了實施接地層，雙麵PCB（或多層PCB的一層）deyimianyoulianxutongzhizao
，erqieyongzuodi。qililunjichushidaliangjinshujuyoukenengzuididedianzu。youyushiyongdaxingbianpingdaoti，tayejuyoukenengzuididediangan。yiner，tatigonglezuijiadaodianxingneng，baokuozuidachengdudijiangdidaodianpingmianzhijiandezasanjiedichayidianya。

 

請注意
，接地層概念還可以延伸，包括 電壓層。電壓層提供類似於接地層的優勢—極低阻抗的導體—但隻用於一個（或多個）係統電源電壓。因此，係統可能具有多個電壓層以及接地層。

 

雖然接地層可以解決很多地阻抗問題，但它們並非靈丹妙藥。即使是一片連續的銅箔，也會有殘留電阻和電感；在zai特te定ding情qing況kuang下xia
，這zhe些xie就jiu足zu以yi妨fang礙ai電dian路lu正zheng常chang工gong作zuo。設she計ji人ren員yuan應ying該gai注zhu意yi不bu要yao在zai接jie地di層ceng注zhu入ru很hen高gao電dian流liu
，因yin為wei這zhe樣yang可ke能neng產chan生sheng壓ya降jiang，從cong而er幹gan擾rao敏min感gan電dian路lu。

 

保持低阻抗大麵積接地層對目前所有模擬電路都很重要。接地層不僅用作去耦高頻電流（源於快速數字邏輯）的低阻抗返回路徑，還能將EMI/RFI輻射降至最低。由於接地層的屏蔽作用，電路受外部EMI/RFI的影響也會降低。

 

接地層還允許使用傳輸線路技術（微帶線或帶狀線）傳輸高速數字或模擬信號
，此類技術需要可控阻抗。

 

由於"總線(bus wire)"在大多數邏輯轉換等效頻率下具有阻抗，將其用作"地"完全不能接受。例如，#22標準導線具有約20 nH/in的電感。由邏輯信號產生的壓擺率為10 mA/ns的瞬態電流，流經1英寸該導線時將形成200 mV的無用壓降：

 

   (1)

 

對於具有2 V峰峰值範圍的信號，此壓降會轉化為大約200 mV或10%的誤差（大約"3.5位精度"）。即使在全數字電路中，該誤差也會大幅降低邏輯噪聲裕量。

 

圖2顯示數字返回電流調製模擬返回電流的情況（頂圖）。jiedifanhuidaoxiandianganhedianzuyoumoniheshuzidianlugongxiang
，zhehuizaochengxianghuyingxiang
，zuizhongchanshengwucha。yigekenengdejiejuefanganshirangshuzifanhuidianliulujingzhijieliuxiangGND REF，如底圖所示。這顯示了"星型"huodandianjiedixitongdejibengainian。zaibaohanduogegaopinfanhuilujingdexitongzhonghennanshixianzhenzhengdedandianjiedi。yinweigefanhuidianliudaoxiandewulichangdujiangyinrujishengdianzuhediangan
，suoyihuodedizukanggaopinjiedijiuhenkunnan。shijicaozuozhong，dianliuhuilubixuyoudamianjijiedicengzucheng
，yibianhuoqugaopindianliuxiadedizukang。ruguowudizukangjiediceng

，zejihubukenengbimianshangshugongxiangzukang，tebieshizaigaopinxia。

 

所有集成電路接地引腳應直接焊接到低阻抗接地層
，從而將串聯電感和電阻降至最低。對於高速器件，不推薦使用傳統IC插槽。即使是"小尺寸"插槽，額外電感和電容也可能引入無用的共享路徑，從而破壞器件性能。如果插槽必須配合DIP封裝使用，例如在製作原型時，個別"引腳插槽"或"籠式插座"是可以接受的。以上引腳插槽提供封蓋和無封蓋兩種版本。由於使用彈簧加載金觸點
，確保了IC引腳具有良好的電氣和機械連接。不過，反複插拔可能降低其性能。

 

圖2. 流入模擬返回路徑的數字電流產生誤差電壓。

 

應使用低電感、表麵貼裝陶瓷電容，將電源引腳直接去耦至接地層。如果必須使用通孔式陶瓷電容，則它們的引腳長度應該小於1 mm。陶瓷電容應盡量靠近IC電源引腳。噪聲過濾還可能需要鐵氧體磁珠。

 

這樣的話，可以說"地"越多越好嗎？接地層能解決許多地阻抗問題，但並不能全部解決。即使是一片連續的銅箔，也會有殘留電阻和電感
；在特定情況下
，這些就足以妨礙電路正常工作。圖3說明了這個問題，並給出了解決方法。

 

圖3. 割裂接地層可以改變電流流向
，從而提高精度。

 

由於實際機械設計的原因

，電源輸入連接器在電路板的一端
，而需要靠近散熱器的電源輸出部分則在另一端。電路板具有100 mm寬的接地層，還有電流為15 A的功率放大器。如果接地層厚0.038 mm，15 A的電流流過時會產生68 μV/mm的壓降。對於任何共用該PCBqieyidiweicankaodejingmimonidianlu，zhezhongyajiangdouhuiyinqiyanzhongwenti。keyigeliejiediceng，rangdadianliubuliurujingmidianluquyu，erposhitahuanraogelieweizhiliudong。zheyangkeyifangzhijiediwenti（在這種情況下確實存在），不過該電流流過的接地層部分中電壓梯度會提高。

 

在多個接地層係統中
，請務必避免覆蓋接地層
，特別是模擬層和數字層。該問題將導致從一個層（可能是數字地）到另一個層的容性耦合。要記住，電容是由兩個導體（兩個接地層）組成的，中間用絕緣體（PC板材料）隔離。

 

具有低數字電流的混合信號IC的接地和去耦

 

敏感的模擬元件
，例如放大器和基準電壓源，必須參考和去耦至模擬接地層。具有低數字電流的ADC和DAC（和其他混合信號IC）yibanyingshiweimoniyuanjian
，tongyangjiedibingquouzhimonijiediceng。zhakanzhixia，zheyiyaoqiusihuyouxiemaodun
，yinweizhuanhuanqijuyoumoniheshuzijiekou，qietongchangyouzhidingweimonijiedi(AGND)和數字接地(DGND)的引腳。圖4有助於解釋這一兩難問題。

 

圖4. 具有低內部數字電流的混合信號IC的正確接地。

 

同時具有模擬和數字電路的IC（例如ADC或DAC）內部，接地通常保持獨立
，以免將數字信號耦合至模擬電路內。圖4顯示了一個簡單的轉換器模型。將芯片焊盤連接到封裝引腳難免產生線焊電感和電阻，IC設計人員對此是無能為力的，心中清楚即可。快速變化的數字電流在B點產生電壓，且必然會通過雜散電容CSTRAY耦合至模擬電路的A點。此外，IC封裝的每對相鄰引腳間約有0.2 pF的雜散電容

，同樣無法避免！IC設計人員的任務是排除此影響讓芯片正常工作。不過，為了防止進一步耦合
，AGND和DGND應通過最短的引線在外部連在一起，並接到模擬接地層。DGND連接內的任何額外阻抗將在B點產生更多數字噪聲；繼而使更多數字噪聲通過雜散電容耦合至模擬電路。請注意，將DGND連接到數字接地層會在AGND和DGND引腳兩端施加 VNOISE 
，帶來嚴重問題！

 

"DGND"名稱表示此引腳連接到IC的數字地，但並不意味著此引腳必須連接到係統的數字地。可以更準確地將其稱為IC的內部"數字回路"。

 

這種安排確實可能給模擬接地層帶來少量數字噪聲，但這些電流非常小，隻要確保轉換器輸出不會驅動較大扇出（通常不會如此設計）就能降至最低。將轉換器數字端口上的扇出降至最低（也意味著電流更低），還hai能neng讓rang轉zhuan換huan器qi邏luo輯ji轉zhuan換huan波bo形xing少shao受shou振zhen鈴ling影ying響xiang，盡jin可ke能neng減jian少shao數shu字zi開kai關guan電dian流liu，從cong而er減jian少shao至zhi轉zhuan換huan器qi模mo擬ni端duan口kou的de耦ou合he。通tong過guo插cha入ru小xiao型xing有you損sun鐵tie氧yang體ti磁ci珠zhu
，如ru圖tu4所示，邏輯電源引腳pin (VD) 可進一步與模擬電源隔離。轉換器的內部瞬態數字電流將在小環路內流動，從VD 經去耦電容到達DGND（此路徑用圖中紅線表示）。因此瞬態數字電流不會出現在外部模擬接地層上，而是局限於環路內。VD引腳去耦電容應盡可能靠近轉換器安裝

，以便將寄生電感降至最低。去耦電容應為低電感陶瓷型，通常介於0.01 μF (10 nF)和0.1 μF (100 nF)之間。

 

再強調一次

，沒有任何一種接地方案適用於所有應用。但是
，通過了解各個選項和提前進行規則
，可以最大程度地減少問題。

 

小心處理ADC數字輸出

 

將數據緩衝器放置在轉換器旁不失為好辦法，可將數字輸出與數據總線噪聲隔離開（如圖4所示）。數據緩衝器也有助於將轉換器數字輸出上的負載降至最低
，同時提供數字輸出與數據總線間的法拉第屏蔽（如圖5所示）。雖然很多轉換器具有三態輸出/輸入
，但這些寄存器仍然在芯片上
；它ta們men使shi數shu據ju引yin腳jiao信xin號hao能neng夠gou耦ou合he到dao敏min感gan區qu域yu，因yin而er隔ge離li緩huan衝chong區qu依yi然ran是shi一yi種zhong良liang好hao的de設she計ji方fang式shi。某mou些xie情qing況kuang下xia
，甚shen至zhi需xu要yao在zai模mo擬ni接jie地di層ceng上shang緊jin靠kao轉zhuan換huan器qi輸shu出chu提ti供gong額e外wai的de數shu據ju緩huan衝chong器qi，以yi提ti供gong更geng好hao的de隔ge離li。

 

圖5. 在輸出端使用緩衝器/鎖存器的高速ADC 具有對數字數據總線噪聲的增強抗擾度。

 

ADC輸出與緩衝寄存器輸入間的串聯電阻（圖4中標示為"R"）youzhuyujiangshuzishuntaidianliujiangzhizuidi，zhexiedianliukenengyingxiangzhuanhuanqixingneng。dianzukejiangshuzishuchuqudongqiyuhuanchongjicunqishurudedianronggelikai。ciwai，youchuanliandianzuhehuanchongjicunqishurudianronggouchengdeRC網絡用作低通濾波器，以減緩快速邊沿。

 

典型CMOS柵極與PCB走線和通孔結合在一起
，將產生約10 pF的負載。如果無隔離電阻
，1 V/ns的邏輯輸出壓擺率將產生10 mA的動態電流：

 

   (2)

 

驅動10 pF的寄存器輸入電容時
，500 Ω串聯電阻可將瞬態輸出電流降至最低
，並產生約11 ns的上升和下降時間：

 

   (3)

 

圖6. 接地和去耦點。

 

由於TTL寄存器具有較高輸入電容
，可明顯增加動態開關電流

，因此應避免使用

 

緩衝寄存器和其他數字電路應接地並去耦至PC板(ban)的(de)數(shu)字(zi)接(jie)地(di)層(ceng)。請(qing)注(zhu)意(yi)，模(mo)擬(ni)與(yu)數(shu)字(zi)接(jie)地(di)層(ceng)間(jian)的(de)任(ren)何(he)噪(zao)聲(sheng)均(jun)可(ke)降(jiang)低(di)轉(zhuan)換(huan)器(qi)數(shu)字(zi)接(jie)口(kou)上(shang)的(de)噪(zao)聲(sheng)裕(yu)量(liang)。由(you)於(yu)數(shu)字(zi)噪(zao)聲(sheng)抗(kang)擾(rao)度(du)在(zai)數(shu)百(bai)或(huo)數(shu)千(qian)毫(hao)伏(fu)水(shui)平(ping)
，因(yin)此(ci)一(yi)般(ban)不(bu)太(tai)可(ke)能(neng)有(you)問(wen)題(ti)。模(mo)擬(ni)接(jie)地(di)層(ceng)噪(zao)聲(sheng)通(tong)常(chang)不(bu)高(gao)，但(dan)如(ru)果(guo)數(shu)字(zi)接(jie)地(di)層(ceng)上(shang)的(de)噪(zao)聲(sheng)（相對於模擬接地層）超(chao)過(guo)數(shu)百(bai)毫(hao)伏(fu)，則(ze)應(ying)采(cai)取(qu)措(cuo)施(shi)減(jian)小(xiao)數(shu)字(zi)接(jie)地(di)層(ceng)阻(zu)抗(kang)，以(yi)將(jiang)數(shu)字(zi)噪(zao)聲(sheng)裕(yu)量(liang)保(bao)持(chi)在(zai)可(ke)接(jie)受(shou)的(de)水(shui)平(ping)。任(ren)何(he)情(qing)況(kuang)下(xia)，兩(liang)個(ge)接(jie)地(di)層(ceng)之(zhi)間(jian)的(de)電(dian)壓(ya)不(bu)得(de)超(chao)過(guo)300 mV
，否則IC可能受損。

 

最好提供針對模擬電路和數字電路的獨立電源。模擬電源應當用於為轉換器供電。如果轉換器具有指定的數字電源引腳(VD)
，應采用獨立模擬電源供電，或者如圖6所示進行濾波。所有轉換器電源引腳應去耦至模擬接地層，所有邏輯電路電源引腳應去耦至數字接地層，如圖6所示。如果數字電源相對安靜
，則可以使用它為模擬電路供電，但要特別小心。

 

某些情況下，不可能將VD連接到模擬電源。一些高速IC可能采用+5 V電源為其模擬電路供電，而采用+3.3 V或更小電源為數字接口供電，以便與外部邏輯接口。這種情況下，IC的+3.3 V引腳應直接去耦至模擬接地層。另外建議將鐵氧體磁珠與電源走線串聯，以便將引腳連接到+3.3 V數字邏輯電源。

 

采樣時鍾產生電路應與模擬電路同樣對待，也接地並深度去耦至模擬接地層。采樣時鍾上的相位噪聲會降低係統信噪比(SNR)；我們將稍後對此進行討論。

 

采樣時鍾考量

 

在高性能采樣數據係統中，應使用低相位噪聲晶體振蕩器產生ADC（或DAC）采樣時鍾，因為采樣時鍾抖動會調製模擬輸入/輸出信號
，並提高噪聲和失真底。采樣時鍾發生器應與高噪聲數字電路隔離開
，同時接地並去耦至模擬接地層，與處理運算放大器和ADC一樣。

 

采樣時鍾抖動對ADC信噪比(SNR)的影響可用以下公式4近似計算：

 

   (4)

 

其中，f為模擬輸入頻率，SNR為完美無限分辨率ADC的SNR，此時唯一的噪聲源來自rms采樣時鍾抖動tj。通過簡單示例可知，如果t_j = 50 ps (rms)，f = 100 kHz，則SNR = 90 dB
，相當於約15位的動態範圍。

 

應注意
，以上示例中的tj 實際上是外部時鍾抖動和內部ADC時鍾抖動( 稱為孔徑抖動)的方和根(rss)值。不過，在大多數高性能ADC中，內部孔徑抖動與采樣時鍾上的抖動相比可以忽略。

 

由於信噪比(SNR)降jiang低di主zhu要yao是shi由you於yu外wai部bu時shi鍾zhong抖dou動dong導dao致zhi的de，因yin而er必bi須xu采cai取qu措cuo施shi，使shi采cai樣yang時shi鍾zhong盡jin量liang無wu噪zao聲sheng，僅jin具ju有you可ke能neng最zui低di的de相xiang位wei抖dou動dong。這zhe就jiu要yao求qiu必bi須xu使shi用yong晶jing體ti振zhen蕩dang器qi。有you多duo家jia製zhi造zao商shang提ti供gong小xiao型xing晶jing體ti振zhen蕩dang器qi
，可ke產chan生sheng低di抖dou動dong（小於5 ps rms）的CMOS兼容輸出。

 

理li想xiang情qing況kuang下xia，采cai樣yang時shi鍾zhong晶jing體ti振zhen蕩dang器qi應ying參can考kao分fen離li接jie地di係xi統tong中zhong的de模mo擬ni接jie地di層ceng。但dan是shi，係xi統tong限xian製zhi可ke能neng導dao致zhi這zhe一yi點dian無wu法fa實shi現xian。許xu多duo情qing況kuang下xia
，采cai樣yang時shi鍾zhong必bi須xu從cong數shu字zi接jie地di層ceng上shang產chan生sheng的de更geng高gao頻pin率lv
、多用途係統時鍾獲得
，接著必須從數字接地層上的原點傳遞至模擬接地層上的ADC。兩層之間的接地噪聲直接添加到時鍾信號
，並產生過度抖動。抖動可造成信噪比降低，還會產生幹擾諧波。

 

圖7. 從數模接地層進行采樣時鍾分配。

 

混合信號接地的困惑根源

 

大多數ADC、DAC和其他混合信號器件數據手冊是針對單個PCB討論接地，通常是製造商自己的評估板。將這些原理應用於多卡或多ADC/DAC係統時
，就會讓人感覺困惑茫然。通常建議將PCB接地層分為模擬層和數字層，並將轉換器的AGND和DGND引腳連接在一起
，並且在同一點連接模擬接地層和數字接地層，如圖8所示。這樣就基本在混合信號器件上產生了係統"星型"接地。所有高噪聲數字電流通過數字電源流入數字接地層，再返回數字電源；與電路板敏感的模擬部分隔離開。係統星型接地結構出現在混合信號器件中模擬和數字接地層連接在一起的位置。

 

該方法一般用於具有單個PCB和單個ADC/DAC的簡單係統，不適合多卡混合信號係統。在不同PCB（甚至在相同PCB上）上具有數個ADC或DAC的係統中，模擬和數字接地層在多個點連接，使得建立接地環路成為可能

，而單點"星型"接地係統則不可能。鑒於以上原因，此接地方法不適用於多卡係統，上述方法應當用於具有低數字電流的混合信號IC。

 

圖8. 混合信號IC接地：單個PCB（典型評估/測試板）。

 

針對高頻工作的接地

 

一般提倡電源和信號電流最好通過"接地層"返回，而且該層還可為轉換器、基準電壓源和其它子電路提供參考節點。但是，即便廣泛使用接地層也不能保證交流電路具有高質量接地參考。

 

圖9所示的簡單電路采用兩層印刷電路板製造，頂層上有一個交直流電流源，其一端連到過孔1，另一端通過一條U形銅走線連到過孔2。兩個過孔均穿過電路板並連到接地層。理想情況下
，頂端連接器以及過孔1和過孔2之間的接地回路中的阻抗為零，電流源上的電壓為零。

 

圖9. 電流源的原理圖和布局，PCB上布設U形走線，通過接地層返回。

 

這個簡單原理圖很難顯示出內在的微妙之處，但了解電流如何在接地層中從過孔1流到過孔2，將有助於我們看清實際問題所在
，並找到消除高頻布局接地噪聲的方法。

 

圖10. 圖9所示PCB的直流電流的流動。

 

圖10所示的直流電流的流動方式，選取了接地層中從過孔1至過孔2的de電dian阻zu最zui小xiao的de路lu徑jing。雖sui然ran會hui發fa生sheng一yi些xie電dian流liu擴kuo散san，但dan基ji本ben上shang不bu會hui有you電dian流liu實shi質zhi性xing偏pian離li這zhe條tiao路lu徑jing。相xiang反fan，交jiao流liu電dian流liu則ze選xuan取qu阻zu抗kang最zui小xiao的de路lu徑jing，而er這zhe要yao取qu決jue於yu電dian感gan。

 

圖11. 磁力線和感性環路（右手法則）。

 

電感與電流環路的麵積成比例，二者之間的關係可以用圖11所(suo)示(shi)的(de)右(you)手(shou)法(fa)則(ze)和(he)磁(ci)場(chang)來(lai)說(shuo)明(ming)。環(huan)路(lu)之(zhi)內(nei)，沿(yan)著(zhe)環(huan)路(lu)所(suo)有(you)部(bu)分(fen)流(liu)動(dong)的(de)電(dian)流(liu)所(suo)產(chan)生(sheng)的(de)磁(ci)場(chang)相(xiang)互(hu)增(zeng)強(qiang)。環(huan)路(lu)之(zhi)外(wai)
，不(bu)同(tong)部(bu)分(fen)所(suo)產(chan)生(sheng)的(de)磁(ci)場(chang)相(xiang)互(hu)削(xue)弱(ruo)。因(yin)此(ci)，磁(ci)場(chang)原(yuan)則(ze)上(shang)被(bei)限(xian)製(zhi)在(zai)環(huan)路(lu)以(yi)內(nei)。環(huan)路(lu)越(yue)大(da)則(ze)電(dian)感(gan)越(yue)大(da)，這(zhe)意(yi)味(wei)著(zhe)：對於給定的電流水平，它儲存的磁能(Li2)更多，阻抗更高(XL = jωL)
，因而將在給定頻率產生更大電壓。

 

圖12. 接地層中不含電阻（左圖）和含電阻（右圖）的交流電流路徑。

 

電流將在接地層中選取哪一條路徑呢？自然是阻抗最低的路徑。考慮U形表麵引線和接地層所形成的環路，並忽略電阻，則高頻交流電流將沿著阻抗最低，即所圍麵積最小的路徑流動。

 

在圖中所示的例子中，麵積最小的環路顯然是由U形頂部走線與其正下方的接地層部分所形成的環路。圖10顯示了直流電流路徑

，圖12則顯示了大多數交流電流在接地層中選取的路徑
，它所圍成的麵積最小，位於U形頂部走線正下方。實際應用中
，接地層電阻會導致低中頻電流流向直接返回路徑與頂部導線正下方之間的某處。不過，即使頻率低至1 MHz或2 MHz，返回路徑也是接近頂部走線的下方。

 

小心接地層割裂

 

如(ru)果(guo)導(dao)線(xian)下(xia)方(fang)的(de)接(jie)地(di)層(ceng)上(shang)有(you)割(ge)裂(lie)，接(jie)地(di)層(ceng)返(fan)回(hui)電(dian)流(liu)必(bi)須(xu)環(huan)繞(rao)裂(lie)縫(feng)流(liu)動(dong)。這(zhe)會(hui)導(dao)致(zhi)電(dian)路(lu)電(dian)感(gan)增(zeng)加(jia)，而(er)且(qie)電(dian)路(lu)也(ye)更(geng)容(rong)易(yi)受(shou)到(dao)外(wai)部(bu)場(chang)的(de)影(ying)響(xiang)。圖(tu)13顯示了這一情況，其中的導線A和導線B必須相互穿過。

 

當(dang)割(ge)裂(lie)是(shi)為(wei)了(le)使(shi)兩(liang)根(gen)垂(chui)直(zhi)導(dao)線(xian)交(jiao)叉(cha)時(shi)

，如(ru)果(guo)通(tong)過(guo)飛(fei)線(xian)將(jiang)第(di)二(er)根(gen)信(xin)號(hao)線(xian)跨(kua)接(jie)在(zai)第(di)一(yi)根(gen)信(xin)號(hao)線(xian)和(he)接(jie)地(di)層(ceng)上(shang)方(fang)，則(ze)效(xiao)果(guo)更(geng)佳(jia)。此(ci)時(shi)，接(jie)地(di)層(ceng)用(yong)作(zuo)兩(liang)個(ge)信(xin)號(hao)線(xian)之(zhi)間(jian)的(de)天(tian)然(ran)屏(ping)蔽(bi)體(ti)
，而(er)由(you)於(yu)集(ji)膚(fu)效(xiao)應(ying)
，兩(liang)路(lu)地(di)返(fan)回(hui)電(dian)流(liu)會(hui)在(zai)接(jie)地(di)層(ceng)的(de)上(shang)下(xia)表(biao)麵(mian)各(ge)自(zi)流(liu)動(dong)，互(hu)不(bu)幹(gan)擾(rao)。

 

多duo層ceng板ban能neng夠gou同tong時shi支zhi持chi信xin號hao線xian交jiao叉cha和he連lian續xu接jie地di層ceng，而er無wu需xu考kao慮lv線xian鏈lian路lu問wen題ti。雖sui然ran多duo層ceng板ban價jia格ge較jiao高gao

，而er且qie不bu如ru簡jian單dan的de雙shuang麵mian電dian路lu板ban調tiao試shi方fang便bian，但dan是shi屏ping蔽bi效xiao果guo更geng好hao，信xin號hao路lu由you更geng佳jia。相xiang關guan原yuan理li仍reng然ran保bao持chi不bu變bian
，但dan布bu局ju布bu線xian選xuan項xiang更geng多duo。

 

對於高性能混合信號電路而言，使用至少具有一個連續接地層的雙麵或多層PCB無(wu)疑(yi)是(shi)最(zui)成(cheng)功(gong)的(de)設(she)計(ji)方(fang)法(fa)之(zhi)一(yi)。通(tong)常(chang)，此(ci)類(lei)接(jie)地(di)層(ceng)的(de)阻(zu)抗(kang)足(zu)夠(gou)低(di)，允(yun)許(xu)係(xi)統(tong)的(de)模(mo)擬(ni)和(he)數(shu)字(zi)部(bu)分(fen)共(gong)用(yong)一(yi)個(ge)接(jie)地(di)層(ceng)。但(dan)是(shi)，這(zhe)一(yi)點(dian)能(neng)否(fou)實(shi)現(xian)，要(yao)取(qu)決(jue)於(yu)係(xi)統(tong)中(zhong)的(de)分(fen)辨(bian)率(lv)和(he)帶(dai)寬(kuan)要(yao)求(qiu)以(yi)及(ji)數(shu)字(zi)噪(zao)聲(sheng)量(liang)。

 

圖13. 接地層割裂導致電路電感增加
，而且電路也更容易受到外部場的影響。

 

其qi他ta例li子zi也ye可ke以yi說shuo明ming這zhe一yi點dian。高gao頻pin電dian流liu反fan饋kui型xing放fang大da器qi對dui其qi反fan相xiang輸shu入ru周zhou圍wei的de電dian容rong非fei常chang敏min感gan。接jie地di層ceng旁pang的de輸shu入ru走zou線xian可ke能neng具ju有you能neng夠gou導dao致zhi問wen題ti的de那na一yi類lei電dian容rong。要yao記ji住zhu，電dian容rong是shi由you兩liang個ge導dao體ti（走線和接地層）組成的
，中間用絕緣體（板和可能的阻焊膜）隔離。在這一方麵，接地層應與輸入引腳分隔開，如圖14所示，它是AD8001高速電流反饋型放大器的評估板。小電容對電流反饋型放大器的影響如圖15所示。請注意輸出上的響鈴振蕩。

 

圖14. AD8001AR評估板—俯視圖(a)和仰視圖(b)。

 

圖15. 10 pF反相輸入雜散電容對 放大器(AD8001)脈衝響應的影響。

 

接地總結

 

沒有任何一種接地方法能始終保證最佳性能。本文根據所考慮的特定混合信號器件特性提出了幾種可能的選項。在實施初始PC板布局時，提供盡可能多的選項會很有幫助。

 

PC板必須至少有一層專用於接地層！chushidianlubanbujuyingtigongfeizhongdiedemoniheshuzijiediceng
，ruguoxuyao，yingzaishugeweizhitigonghanpanheguokong，yibiananzhuangbeiduibeixiaotejierjiguanhuotieyangticizhu。ciwai
，xuyaoshikeyishiyongtiaoxianjiangmoniheshuzijiedicenglianjiezaiyiqi。

 

一般而言，混合信號器件的AGND引腳應始終連接到模擬接地層。具有內部鎖相環(PLL)的DSP是一個例外，例如ADSP-21160 SHARC®處理器。PLL的接地引腳是標記的AGND
，但直接連接到DSP的數字接地層。

 

參考電路

 

Barrow, Jeff. “Avoiding Ground Problems in High Speed Circuits.” RF Design, July 1989.

 

Barrow, Jeff. “Reducing Ground Bounce in DC-to-DC Converters—Some Grounding Essentials.” Analog Dialogue. Vol. 41, No. 2, pp. 3-7, 2007.

 

Bleaney, B & B.I. Electricity and Magnetism. Oxford at the Clarendon Press, 1957: pp. 23, 24, and 52.

 

Brokaw, Paul. AN-202 Application Note. An IC Amplifier User’s Guide to Decoupling, Grounding and Making Things Go Right for a Change. Analog Devices, 2000.

 

Brokaw, Paul and Jeff Barrow. AN-345 Application Note. Grounding for Low- and High-Frequency Circuits. Analog Devices.

 

The Data Conversion Handbook. Edited by Walt Kester. Newnes, 2005. ISBN 0-7506-7841-0.

 

Johnson, Howard W. and Martin Graham. High-Speed Digital Design. PTR Prentice Hall, 1993. ISBN: 0133957241. 

 

Kester, Walt. “A Grounding Philosophy for Mixed-Signal Systems.” Electronic Design Analog Applications Issue, June 23, 1997: pp. 29.

 

Kester, Walt and James Bryant. “Grounding in High Speed Systems.” High Speed Design Techniques. Analog Devices, 1996: Chapter 7, pp. 7-27.

 

Linear Circuit Design Handbook. Edited by Hank Zumbahlen. Newnes, February 2008. ISBN 978-0-7506-8703-4.

 

Montrose, Mark. EMC and the Printed Circuit Board. IEEE Press, 1999 (IEEE Order Number PC5756).

 

Morrison, Ralph. Grounding and Shielding Techniques. 4th Edition. John Wiley & Sons, Inc., 1998. ISBN: 0471245186.

 

Morrison, Ralph. Solving Interference Problems in Electronics. John Wiley & Sons, Inc., 1995.

 

Motchenbacher, C. D. and J. A. Connelly. Low Noise Electronic System Design. John Wiley & Sons, Inc., 1993.

 

Op Amp Applications Handbook. Edited by Walt Jung. Newnes, 2005. ISBN 0-7506-7844-5.

 

Ott, Henry W. Noise Reduction Techniques in Electronic Systems. 2nd Edition. John Wiley & Sons, Inc., 1988. ISBN: 0-471-85068-3.

 

Rempfer, William C. “Get All the Fast ADC Bits You Pay For.” Electronic Design. Special Analog Issue, June 24, 1996: pp. 44.

 

Rich, Alan. “Shielding and Guarding.” Analog Dialogue. Vol. 17, No. 1, pp. 8, 1983.

 

Sauerwald, Mark. “Keeping Analog Signals Pure in a Hostile Digital World.” Electronic Design. Special Analog Issue, June 24, 1996: pp. 57.

 

致謝

 

本文提供的材料由多名投稿人編輯，包括James Bryant、Mike Byrne
、Walt Jung、Walt Kester、Ray Stata以及ADI公司的工程設計人員。

 

 

推薦閱讀：