工gong程cheng領ling域yu中zhong的de數shu字zi設she計ji人ren員yuan和he數shu字zi電dian路lu板ban設she計ji專zhuan家jia在zai不bu斷duan增zeng加jia
，這zhe反fan映ying了le行xing業ye的de發fa展zhan趨qu勢shi。盡jin管guan對dui數shu字zi設she計ji的de重zhong視shi帶dai來lai了le電dian子zi產chan品pin的de重zhong大da發fa展zhan
，但dan仍reng然ran存cun在zai，而er且qie還hai會hui一yi直zhi存cun在zai一yi部bu分fen與yu模mo擬ni或huo現xian實shi環huan境jing接jie口kou的de電dian路lu設she計ji。模mo擬ni和he數shu字zi領ling域yu的de布bu線xian策ce略lve有you一yi些xie類lei似si之zhi處chu，但dan要yao獲huo得de更geng好hao的de結jie果guo時shi
，由you於yu其qi布bu線xian策ce略lve不bu同tong，簡jian單dan電dian路lu布bu線xian設she計ji就jiu不bu再zai是shi最zui優you方fang案an了le。

 

模擬和數字布線策略的相似之處

 

▍旁路或去耦電容

 

在布線時，模擬器件和數字器件都需要這些類型的電容
，都需要靠近其電源引腳連接一個電容
，此電容值通常為0.1uF。係統供電電源側需要另一類電容，通常此電容值大約為10uF。

這些電容的位置如圖1所示。電容取值範圍為推薦值的1/10至10倍之間。但引腳須較短，且要盡量靠近器件(對於0.1uF電容)或供電電源(對於10uF電容)。

 

圖1 

 

在電路板上加旁路或去耦電容，以及這些電容在板上的位置，對於數字和模擬設計來說都屬於常識。但有趣的是，其原因卻有所不同。

 

zaimonibuxianshejizhong

，pangludianrongtongchangyongyupangludianyuanshangdegaopinxinhao
，ruguobujiapangludianrong，zhexiegaopinxinhaokenengtongguodianyuanyinjiaojinrumingandemonixinpian。yibanlaishuo
，zhexiegaopinxinhaodepinlvchaochumoniqijianyizhigaopinxinhaodenengli。ruguozaimonidianluzhongbushiyongpangludianrongdehua，jiukenengzaixinhaolujingshangyinruzaosheng，gengyanzhongdeqingkuangshenzhihuiyinqizhendong。

 

在模擬和數字PCB設計中，旁路或去耦電容(0.1uF)應盡量靠近器件放置。供電電源去耦電容(10uF)應放置在電路板的電源線入口處。所有情況下
，這些電容的引腳都應較短。 

 

圖2 

 

在圖2此電路板上，使用不同的路線來布電源線和地線，由於這種不恰當的配合，電路板的電子元器件和線路受電磁幹擾的可能性比較大。

 

圖3 

 

在圖3此單麵板中

，到電路板上器件的電源線和地線彼此靠近。此電路板中電源線和地線的配合比圖2中恰當。電路板中電子元器件和線路受電磁幹擾(EMI)的可能性降低了679/12.8倍或約54倍。　

 

對於控製器和處理器這樣的數字器件
，同樣需要去耦電容，但原因不同。這些電容的一個功能是用作“微型”電荷庫。

 

在數字電路中

，執行門狀態的切換通常需要很大的電流。由於開關時芯片上產生開關瞬態電流並流經電路板，有額外的“備用”電(dian)荷(he)是(shi)有(you)利(li)的(de)。如(ru)果(guo)執(zhi)行(xing)開(kai)關(guan)動(dong)作(zuo)時(shi)沒(mei)有(you)足(zu)夠(gou)的(de)電(dian)荷(he)
，會(hui)造(zao)成(cheng)電(dian)源(yuan)電(dian)壓(ya)發(fa)生(sheng)很(hen)大(da)變(bian)化(hua)。電(dian)壓(ya)變(bian)化(hua)太(tai)大(da)，會(hui)導(dao)致(zhi)數(shu)字(zi)信(xin)號(hao)電(dian)平(ping)進(jin)入(ru)不(bu)確(que)定(ding)狀(zhuang)態(tai)

，並(bing)很(hen)可(ke)能(neng)引(yin)起(qi)數(shu)字(zi)器(qi)件(jian)中(zhong)的(de)狀(zhuang)態(tai)機(ji)錯(cuo)誤(wu)運(yun)行(xing)。

 

流經電路板走線的開關電流將引起電壓發生變化，電路板走線存在寄生電感
，可采用如下公式計算電壓的變化：V = LdI/dt。其中：V = 電壓的變化，L = 電路板走線感抗，dI = 流經走線的電流變化

，dt =電流變化的時間。

 

因此，基於多種原因
，在供電電源處或有源器件的電源引腳處施加旁路(或去耦)電容是較好的做法。

 

▍電源線和地線要布在一起

 

電源線和地線的位置良好配合，可以降低電磁幹擾的可能性。如果電源線和地線配合不當，會設計出係統環路，並很可能會產生噪聲。

 

電源線和地線配合不當的PCB設計示例如圖2所示，此電路板上，設計出的環路麵積為697cm²。采用圖3所示的方法，電路板上或電路板外的輻射噪聲在環路中感應電壓的可能性可大為降低。

 

模擬和數字領域布線策略的不同之處

 

▍地平麵是個難題

 

dianlubanbuxiandejibenzhishijishiyongyumonidianlu，yeshiyongyushuzidianlu。yigejibendejingyanzhunzeshishiyongbujianduandedipingmian，zheyichangshijiangdileshuzidianluzhongdedI/dt(電流隨時間的變化)效應，這一效應會改變地的電勢並會使噪聲進入模擬電路。

數(shu)字(zi)和(he)模(mo)擬(ni)電(dian)路(lu)的(de)布(bu)線(xian)技(ji)巧(qiao)基(ji)本(ben)相(xiang)同(tong)，但(dan)有(you)一(yi)點(dian)除(chu)外(wai)。對(dui)於(yu)模(mo)擬(ni)電(dian)路(lu)
，還(hai)有(you)另(ling)外(wai)一(yi)點(dian)需(xu)要(yao)注(zhu)意(yi)，就(jiu)是(shi)要(yao)將(jiang)數(shu)字(zi)信(xin)號(hao)線(xian)和(he)地(di)平(ping)麵(mian)中(zhong)的(de)回(hui)路(lu)盡(jin)量(liang)遠(yuan)離(li)模(mo)擬(ni)電(dian)路(lu)。這(zhe)一(yi)點(dian)可(ke)以(yi)通(tong)過(guo)如(ru)下(xia)做(zuo)法(fa)來(lai)實(shi)現(xian)：將jiang模mo擬ni地di平ping麵mian單dan獨du連lian接jie到dao係xi統tong的de連lian接jie端duan
，或huo者zhe將jiang模mo擬ni電dian路lu放fang置zhi在zai電dian路lu板ban的de最zui遠yuan端duan

，也ye就jiu是shi線xian路lu的de末mo端duan。這zhe樣yang做zuo是shi為wei了le保bao持chi信xin號hao路lu徑jing所suo受shou到dao的de外wai部bu幹gan擾rao最zui小xiao。

對於數字電路就不需要這樣做，數字電路可容忍地平麵上的大量噪聲，而不會出現問題。

 

圖4

 

圖4 (左)將數字開關動作和模擬電路隔離，將電路的數字和模擬部分分開。(右)要盡可能將高頻和低頻分開，高頻元件要靠近電路板的接插件。

 

圖5

 

圖5在PCB上布兩條靠近的走線，很容易形成寄生電容。由於這種電容的存在
，在一條走線上的快速電壓變化，可在另一條走線上產生電流信號。

 

圖6

 

圖6如果不注意走線的放置，PCB中的走線可能產生線路感抗和互感。這種寄生電感對於包含數字開關電路的電路運行是非常有害的。

 

▍元件的位置

 

如上所述，在每個PCB設計中
，電路的噪聲部分和“安靜”部分(非噪聲部分)要分隔開。一般來說，數字電路“富含”噪聲，而且對噪聲不敏感(因為數字電路有較大的電壓噪聲容限)

；相反，模擬電路的電壓噪聲容限就小得多。

 

兩者之中，模擬電路對開關噪聲最為敏感。在混合信號係統的布線中
，這兩種電路要分隔開
，如圖4所示。

 

▍PCB設計產生的寄生元件

 

PCB設計中很容易形成可能產生問題的兩種基本寄生元件：寄生電容和寄生電感。

 

設計電路板時
，放置兩條彼此靠近的走線就會產生寄生電容。可以這樣做：在不同的兩層，將一條走線放置在另一條走線的上方；或者在同一層，將一條走線放置在另一條走線的旁邊，如圖5所示。

 

在這兩種走線配置中，一條走線上電壓隨時間的變化(dV/dt)可能在另一條走線上產生電流。如果另一條走線是高阻抗的，電場產生的電流將轉化為電壓。

 

快(kuai)速(su)電(dian)壓(ya)瞬(shun)變(bian)最(zui)常(chang)發(fa)生(sheng)在(zai)模(mo)擬(ni)信(xin)號(hao)設(she)計(ji)的(de)數(shu)字(zi)側(ce)。如(ru)果(guo)發(fa)生(sheng)快(kuai)速(su)電(dian)壓(ya)瞬(shun)變(bian)的(de)走(zou)線(xian)靠(kao)近(jin)高(gao)阻(zu)抗(kang)模(mo)擬(ni)走(zou)線(xian)，這(zhe)種(zhong)誤(wu)差(cha)將(jiang)嚴(yan)重(zhong)影(ying)響(xiang)模(mo)擬(ni)電(dian)路(lu)的(de)精(jing)度(du)。在(zai)這(zhe)種(zhong)環(huan)境(jing)中(zhong)，模(mo)擬(ni)電(dian)路(lu)有(you)兩(liang)個(ge)不(bu)利(li)的(de)方(fang)麵(mian)：其噪聲容限比數字電路低得多；高阻抗走線比較常見。

 

caiyongxiashuliangzhongjishuzhiyikeyijianshaozhezhongxianxiang。zuichangyongdejishushigenjudianrongdefangcheng，gaibianzouxianzhijiandechicun。yaogaibiandezuiyouxiaochicunshiliangtiaozouxianzhijiandejuli。yinggaizhuyi，bianliangd在電容方程的分母中，d增加
，容抗會降低。可改變的另一個變量是兩條走線的長度。在這種情況下，長度L降低，兩條走線之間的容抗也會降低。

 

另一種技術是在這兩條走線之間布地線。地線是低阻抗的，而且添加這樣的另外一條走線將削弱產生幹擾的電場，如圖5所示。

 

電路板中寄生電感產生的原理與寄生電容形成的原理類似。也是布兩條走線，在不同的兩層，將一條走線放置在另一條走線的上方；或者在同一層，將一條走線放置在另一條的旁邊
，如圖6所示。

 

在這兩種走線配置中
，一條走線上電流隨時間的變化(dI/dt)，由於這條走線的感抗，會在同一條走線上產生電壓；bingyouyuhugandecunzai，huizailingyitiaozouxianshangchanshengchengbilidedianliu。ruguozaidiyitiaozouxianshangdedianyabianhuazugouda，ganraokenenghuijiangdishuzidianludedianyarongxianerchanshengwucha。bingbuzhishizaishuzidianluzhongcaihuifashengzhezhongxianxiang，danzhezhongxianxiangzaishuzidianluzhongbijiaochangjian
，yinweishuzidianluzhongcunzaijiaodadeshunshikaiguandianliu。

 

為消除電磁幹擾源的潛在噪聲，最好將“安靜”的模擬線路和噪聲I/O端口分開。要設法實現低阻抗的電源和地網絡
，應盡量減小數字電路導線的感抗
，盡量降低模擬電路的電容耦合。

 

結語 

 

數字和模擬範圍確定後
，謹慎地布線對獲得成功的PCB至(zhi)關(guan)重(zhong)要(yao)。布(bu)線(xian)策(ce)略(lve)通(tong)常(chang)作(zuo)為(wei)經(jing)驗(yan)準(zhun)則(ze)向(xiang)大(da)家(jia)介(jie)紹(shao)，因(yin)為(wei)很(hen)難(nan)在(zai)實(shi)驗(yan)室(shi)環(huan)境(jing)中(zhong)測(ce)試(shi)出(chu)產(chan)品(pin)的(de)最(zui)終(zhong)成(cheng)功(gong)與(yu)否(fou)。因(yin)此(ci)，盡(jin)管(guan)數(shu)字(zi)和(he)模(mo)擬(ni)電(dian)路(lu)的(de)布(bu)線(xian)策(ce)略(lve)存(cun)在(zai)相(xiang)似(si)之(zhi)處(chu)，還(hai)是(shi)要(yao)認(ren)識(shi)到(dao)並(bing)認(ren)真(zhen)對(dui)待(dai)其(qi)布(bu)線(xian)策(ce)略(lve)的(de)差(cha)別(bie)。