一. 元器件布局的10條規則

 

1. 遵照“先大後小，先難後易”的布置原則，即重要的單元電路
、核心元器件應當優先布局。

 

2. 布局中應參考原理框圖


，根據單板的主信號流向規律安排主要元器件。

 

3. 元器件的排列要便於調試和維修，亦即小元件周圍不能放置大元件、需調試的元
、器件周圍要有足夠的空間。

 

4. 相同結構電路部分
，盡可能采用“對稱式”標準布局；

 

5. 按照均勻分布、重心平衡、版麵美觀的標準優化布局；

 

6. 同類型插裝元器件在X或Y方向上應朝一個方向放置。同一種類型的有極性 分立元件也要力爭在X或Y方向上保持一致，便於生產和檢驗。

 

7. 發熱元件要一般應均勻分布
，以利於單板和整機的散熱，除溫度檢測元件以外的溫度敏感器件應遠離發熱量大的元器件。

 

8. 布局應盡量滿足以下要求：總的連線盡可能短

，關鍵信號線最短

；高電壓、大電流信號與小電流

，低電壓的弱信號完全分開
；模擬信號與數字信號分開；高頻信號與低頻信號分開；高頻元器件的間隔要充分。

 

9. 去偶電容的布局要盡量靠近IC的電源管腳，並使之與電源和地之間形成的回路最短。

 

10. 元件布局時，應適當考慮使用同一種電源的器件盡量放在一起， 以便於將來的電源分隔。

 

二、布線

 

（1）布線優先次序

 

鍵信號線優先：摸擬小信號
、高速信號
、時鍾信號和同步信號等關鍵信號優先布線

 

密度優先原則：從單板上連接關係最複雜的器件著手布線。從單板上連線 最密集的區域開始布線

 

注意點：

盡量為時鍾信號、高頻信號、敏感信號等關鍵信號提供專門的布線層
，並保證其最小的回路麵積。必要時應采取手工優先布線、屏蔽和加大安全間距等方法。保證信號質量。

 

電源層和地層之間的EMC環境較差，應避免布置對幹擾敏感的信號。

 

有阻抗控製要求的網絡應盡量按線長線寬要求布線。

 

（2）四種具體走線方式

 

1) .時鍾的布線：

時鍾線是對EMC 影ying響xiang最zui大da的de因yin素su之zhi一yi。在zai時shi鍾zhong線xian上shang應ying少shao打da過guo孔kong，盡jin量liang避bi免mian和he其qi它ta信xin號hao線xian並bing行xing走zou線xian，且qie應ying遠yuan離li一yi般ban信xin號hao線xian，避bi免mian對dui信xin號hao線xian的de幹gan擾rao。同tong時shi應ying避bi開kai板ban上shang的de電dian源yuan部bu分fen，以yi防fang止zhi電dian源yuan和he時shi鍾zhong互hu相xiang幹gan擾rao。

 

如果板上有專門的時鍾發生芯片，其下方不可走線，應在其下方鋪銅，必要時還可以對其專門割地。對於很多芯片都有參考的晶體振蕩器
，這些晶振下方也不應走線
，要鋪銅隔離。

 

 

2). 直角走線：

直角走線一般是PCBbuxianzhongyaoqiujinliangbimiandeqingkuang
，yejihuchengweihengliangbuxianhaohuaidebiaozhunzhiyi，namezhijiaozouxianjiujinghuiduixinhaochuanshuchanshengduodadeyingxiangne？congyuanlishangshuo，zhijiaozouxianhuishichuanshuxiandexiankuanfashengbianhua
，zaochengzukangdebulianxu。qishibuguangshizhijiaozouxian，dunjiao，ruijiaozouxiandoukenenghuizaochengzukangbianhuadeqingkuang。

 

直角走線的對信號的影響就是主要體現在三個方麵：

拐角可以等效為傳輸線上的容性負載，減緩上升時間；

阻抗不連續會造成信號的反射；

直角尖端產生的EMI。

 

3). 差分走線：

差分信號（Differential Signal）在高速電路設計中的應用越來越廣泛
，電路中最關鍵的信號往往都要采用差分結構設計．定義：通俗地說
，就是驅動端發送兩個等值、反相的信號，接收端通過比較這兩個電壓的差值來判斷邏輯狀態“0”還是“1”。而承載差分信號的那一對走線就稱為差分走線。

 

差分信號和普通的單端信號走線相比，最明顯的優勢體現在以下三個方麵：

 

抗(kang)幹(gan)擾(rao)能(neng)力(li)強(qiang)，因(yin)為(wei)兩(liang)根(gen)差(cha)分(fen)走(zou)線(xian)之(zhi)間(jian)的(de)耦(ou)合(he)很(hen)好(hao)，當(dang)外(wai)界(jie)存(cun)在(zai)噪(zao)聲(sheng)幹(gan)擾(rao)時(shi)
，幾(ji)乎(hu)是(shi)同(tong)時(shi)被(bei)耦(ou)合(he)到(dao)兩(liang)條(tiao)線(xian)上(shang)，而(er)接(jie)收(shou)端(duan)關(guan)心(xin)的(de)隻(zhi)是(shi)兩(liang)信(xin)號(hao)的(de)差(cha)值(zhi)，所(suo)以(yi)外(wai)界(jie)的(de)共(gong)模(mo)噪(zao)聲(sheng)可(ke)以(yi)被(bei)完(wan)全(quan)抵(di)消(xiao)。

 

能有效抑製EMI
，同樣的道理，由於兩根信號的極性相反，他們對外輻射的電磁場可以相互抵消，耦合的越緊密，泄放到外界的電磁能量越少。

 

shixudingweijingque，youyuchafenxinhaodekaiguanbianhuashiweiyulianggexinhaodejiaodian，erbuxiangputongdanduanxinhaoyikaogaodilianggeyuzhidianyapanduan，yinershougongyi，wendudeyingxiangxiao
，nengjiangdishixushangdewucha
，tongshiyegengshiheyudifuduxinhaodedianlu。muqianliuxingdeLVDS（low voltage differential signaling）就是指這種小振幅差分信號技術。

 

對於PCB工程師來說，最關注的還是如何確保在實際走線中能完全發揮差分走線的這些優勢。也許隻要是接觸過Layout的人都會了解差分走線的一般要求，那就是“等長、等距”。

 

等長是為了保證兩個差分信號時刻保持相反極性，減少共模分量
；等距則主要是為了保證兩者差分阻抗一致，減少反射。“盡量靠近原則”有時候也是差分走線的要求之一。

 

4). 蛇形線：

蛇形線是Layout中經常使用的一類走線方式。其主要目的就是為了調節延時，滿足係統時序設計要求。設計者首先要有這樣的認識：蛇(she)形(xing)線(xian)會(hui)破(po)壞(huai)信(xin)號(hao)質(zhi)量(liang)，改(gai)變(bian)傳(chuan)輸(shu)延(yan)時(shi)，布(bu)線(xian)時(shi)要(yao)盡(jin)量(liang)避(bi)免(mian)使(shi)用(yong)。但(dan)實(shi)際(ji)設(she)計(ji)中(zhong)
，為(wei)了(le)保(bao)證(zheng)信(xin)號(hao)有(you)足(zu)夠(gou)的(de)保(bao)持(chi)時(shi)間(jian)，或(huo)者(zhe)減(jian)小(xiao)同(tong)組(zu)信(xin)號(hao)之(zhi)間(jian)的(de)時(shi)間(jian)偏(pian)移(yi)
，往(wang)往(wang)不(bu)得(de)不(bu)故(gu)意(yi)進(jin)行(xing)繞(rao)線(xian)。

 

注意點：

成對出現的差分信號線
，一般平行走線，盡量少打過孔，必須打孔時，應兩線一同打孔，以做到阻抗匹配。

 

相同屬性的一組總線，應盡量並排走線

，做到盡量等長。從貼片焊盤引出的過孔盡量離焊盤遠些。

 

（3）布線常用規則

 

1). 走線的方向控製規則：

即相鄰層的走線方向成正交結構。避免將不同的信號線在相鄰層走成同一方向，以減少不必要的層間竄擾
；當由於板結構限製（如某些背板）難以避免出現該情況，特別是信號速率較高時，應考慮用地平麵隔離各布線層，用地信號線隔離各信號線。

 

2). 走線的開環檢查規則：

一般不允許出現一端浮空的布線（Dangling Line）， 主要是為了避免產生＂天線效應＂，減少不必要的幹擾輻射和接受，否則可能帶來不可預知的結果。

 

3). 阻抗匹配檢查規則：

同(tong)一(yi)網(wang)絡(luo)的(de)布(bu)線(xian)寬(kuan)度(du)應(ying)保(bao)持(chi)一(yi)致(zhi)，線(xian)寬(kuan)的(de)變(bian)化(hua)會(hui)造(zao)成(cheng)線(xian)路(lu)特(te)性(xing)阻(zu)抗(kang)的(de)不(bu)均(jun)勻(yun)
，當(dang)傳(chuan)輸(shu)的(de)速(su)度(du)較(jiao)高(gao)時(shi)會(hui)產(chan)生(sheng)反(fan)射(she)，在(zai)設(she)計(ji)中(zhong)應(ying)該(gai)盡(jin)量(liang)避(bi)免(mian)這(zhe)種(zhong)情(qing)況(kuang)。在(zai)某(mou)些(xie)條(tiao)件(jian)下(xia)

，如(ru)接(jie)插(cha)件(jian)引(yin)出(chu)線(xian)
，BGA封裝的引出線類似的結構時，可能無法避免線寬的變化，應該盡量減少中間不一致部分的有效長度。

 

4). 走線長度控製規則：

jiduanxianguize，zaishejishiyinggaijinliangrangbuxianchangdujinliangduan，yijianshaoyouyuzouxianguochangdailaideganraowenti，tebieshiyixiezhongyaoxinhaoxian，rushizhongxian，wubijiangqizhendangqifangzailiqijianhenjindedifang。duiqudongduogeqijiandeqingkuang，yinggenjujutiqingkuangjuedingcaiyonghezhongwangluotuopujiegou。

 

5). 倒角規則：

PCB設計中應避免產生銳角和直角
， 產生不必要的輻射，同時工藝性能也不好。

 

6). 器件去耦規則：

zaiyinzhibanshangzengjiabiyaodequoudianrong，lvchudianyuanshangdeganraoxinhao

，shidianyuanxinhaowending。zaiduocengbanzhong，duiquoudianrongdeweizhiyibanyaoqiubutaigao，danduishuangcengban，quoudianrongdebujujidianyuandebuxianfangshijiangzhijieyingxiangdaozhenggexitongdewendingxing
，youshishenzhiguanxidaoshejidechengbai。

 

在雙層板設計中，一般應該使電流先經過濾波電容濾波再供器件使用。

 

在高速電路設計中
，能否正確地使用去耦電容，關係到整個板的穩定性。

 

7). 器件布局分區／分層規則：

主要是為了防止不同工作頻率的模塊之間的互相幹擾，同時盡量縮短高頻部分的布線長度。

 

對混合電路
，也有將模擬與數字電路分別布置在印製板的兩麵，分別使用不同的層布線
，中間用地層隔離的方式。

 

8). 地線回路規則：

環路最小規則
，即信號線與其回路構成的環麵積要盡可能小，環麵積越小，對外的輻射越少
，接收外界的幹擾也越小。

 

9). 電源與地線層的完整性規則：

對(dui)於(yu)導(dao)通(tong)孔(kong)密(mi)集(ji)的(de)區(qu)域(yu)，要(yao)注(zhu)意(yi)避(bi)免(mian)孔(kong)在(zai)電(dian)源(yuan)和(he)地(di)層(ceng)的(de)挖(wa)空(kong)區(qu)域(yu)相(xiang)互(hu)連(lian)接(jie)，形(xing)成(cheng)對(dui)平(ping)麵(mian)層(ceng)的(de)分(fen)割(ge)，從(cong)而(er)破(po)壞(huai)平(ping)麵(mian)層(ceng)的(de)完(wan)整(zheng)性(xing)，並(bing)進(jin)而(er)導(dao)致(zhi)信(xin)號(hao)線(xian)在(zai)地(di)層(ceng)的(de)回(hui)路(lu)麵(mian)積(ji)增(zeng)大(da)。

 

10). 3W規則：

為了減少線間串擾，應保證線間距足夠大
，當線中心間距不少於3倍線寬時，則可保持70％的電場不互相幹擾，稱為3W規則。如要達到98％的電場不互相幹擾，可使用10W的間距。

 

11). 屏蔽保護

對應地線回路規則，實際上也是為了盡量減小信號的回路麵積，多見於一些比較重要的信號
，如時鍾信號，同步信號

；對(dui)一(yi)些(xie)特(te)別(bie)重(zhong)要(yao)，頻(pin)率(lv)特(te)別(bie)高(gao)的(de)信(xin)號(hao)



，應(ying)該(gai)考(kao)慮(lv)采(cai)用(yong)銅(tong)軸(zhou)電(dian)纜(lan)屏(ping)蔽(bi)結(jie)構(gou)設(she)計(ji)
，即(ji)將(jiang)所(suo)布(bu)的(de)線(xian)上(shang)下(xia)左(zuo)右(you)用(yong)地(di)線(xian)隔(ge)離(li)

，而(er)且(qie)還(hai)要(yao)考(kao)慮(lv)好(hao)如(ru)何(he)有(you)效(xiao)的(de)讓(rang)屏(ping)蔽(bi)地(di)與(yu)實(shi)際(ji)地(di)平(ping)麵(mian)有(you)效(xiao)結(jie)合(he)。

 

12). 走線終結網絡規則：

在高速數字電路中， 當PCB布線的延遲時間大於信號上升時間（或下降時間） 的1／4時，該布線即可以看成傳輸線

，為了保證信號的輸入和輸出阻抗與傳輸線的阻抗正確匹配，可以采用多種形式的匹配方法， 所選擇的匹配方法與網絡的連接方式和布線的拓樸結構有關。

 

對於點對點（一個輸出對應一個輸入） 連接， 可以選擇始端串聯匹配或終端並聯匹配。前者結構簡單，成本低
，但延遲較大。後者匹配效果好，但結構複雜，成本較高。

 

對於點對多點（一個輸出對應多個輸出） 連接， dangwangluodetuopujiegouweijuhualianshi，yingxuanzezhongduanbinglianpipei。dangwangluoweixingxingjiegoushi，keyicankaodianduidianjiegou。xingxinghejuhualianweiliangzhongjibendetuopujiegou， 其他結構可看成基本結構的變形， 可采取一些靈活措施進行匹配。 在實際操作中要兼顧成本
、 功耗和性能等因素， 一般不追求完全匹配，隻要將失配引起的反射等幹擾限製在可接受的範圍即可。

 

13). 走線閉環檢查規則：

防止信號線在不同層間形成自環。 在多層板設計中容易發生此類問題， 自環將引起輻射幹擾。

 

14). 走線的分枝長度控製規則：

盡量控製分枝的長度
，一般的要求是Tdelay＜＝Trise／20。

 

15). 走線的諧振規則：

主要針對高頻信號設計而言
， 即布線長度不得與其波長成整數倍關係， 以免產生諧振現象。

 

16). 孤立銅區控製規則：

孤立銅區的出現， 將帶來一些不可預知的問題
， 因此將孤立銅區與別的信號相接， 有助於改善信號質量，通常是將孤立銅區接地或刪除。 在實際的製作中， PCB廠家將一些板的空置部分增加了一些銅箔，這主要是為了方便印製板加工，同時對防止印製板翹曲也有一定的作用。

 

17). 重疊電源與地線層規則：

不同電源層在空間上要避免重疊。 主要是為了減少不同電源之間的幹擾

， 特別是一些電壓相差很大的電源之間
， 電源平麵的重疊問題一定要設法避免， 難以避免時可考慮中間隔地層。

 

18). 20H規則：

由於電源層與地層之間的電場是變化的
， 在板的邊緣會向外輻射電磁幹擾。 稱為邊沿效應。

 

解決的辦法是將電源層內縮， 使得電場隻在接地層的範圍內傳導。 以一個H（電源和地之間的介質厚度）為單位，若內縮20H則可以將70％的電場限製在接地層邊沿內
；內縮100H則可以將98％的電場限製在內。

 

（4）其他

對於單雙層板電源線應盡量粗而短。電源線和地線的寬度要求可以根據1mm的線寬最大對應1A 的電流來計算
，電源和地構成的環路盡量小。

 

為(wei)了(le)防(fang)止(zhi)電(dian)源(yuan)線(xian)較(jiao)長(chang)時(shi)
，電(dian)源(yuan)線(xian)上(shang)的(de)耦(ou)合(he)雜(za)訊(xun)直(zhi)接(jie)進(jin)入(ru)負(fu)載(zai)器(qi)件(jian)，應(ying)在(zai)進(jin)入(ru)每(mei)個(ge)器(qi)件(jian)之(zhi)前(qian)
，先(xian)對(dui)電(dian)源(yuan)去(qu)藕(ou)。且(qie)為(wei)了(le)防(fang)止(zhi)它(ta)們(men)彼(bi)此(ci)間(jian)的(de)相(xiang)互(hu)幹(gan)擾(rao)，對(dui)每(mei)個(ge)負(fu)載(zai)的(de)電(dian)源(yuan)獨(du)立(li)去(qu)藕(ou)，並(bing)做(zuo)到(dao)先(xian)濾(lv)波(bo)再(zai)進(jin)入(ru)負(fu)載(zai)。