線寬越寬抗幹擾能力越強，信號質量越好（趨膚效應的影響）。但同時又要保證50Ω特征阻抗的要求。正常的FR4板材，表層線寬6MIL阻抗為50Ω。這個顯然不能滿足高速模擬輸入的信號質量的要求
，所以我們一般采用挖空GND02，讓其參考ART03層。這樣差分信號可以算到12/10，單線可以算到18MIL。（注意線寬超過18MIL再加寬就沒有意義了）

 

圖1：高亮為綠色的CLINE為參考ART03層的單線和差分高速模擬輸入。在這樣做的同時還要做一些細節處理：

 

（1）TOP層模擬部分需要包地處理，如上圖。需要注意的是包地銅皮到模擬輸入CLINE的距離，需要做到3W，也就是銅皮邊沿到CLINE的AIRGAP為線寬的兩倍。根據一些電磁理論計算和仿真，PCB板上信號線的磁場和電場主要是分布在3W範圍之內的。（受周圍信號幹擾噪聲小於等於1%）。

 

（2）模擬區域的正片層的GND鋪銅也需要與周圍的數字區域隔離，即所有層隔離。

 

（3）GND02dewakongchuli
，pingchangqingkuangxiawomenyibanshibazhegequyuquanbuwakong，zheyangcaozuobijiaojiandan，yemeiyoushenmewenti。danshikaolvdaoxijiefangmianhuozheshuoweilezuodegenghao
，womenkeyizhibamonishuruzouxianbufendezhengxiafangwakong，dangranshiheTOP層一樣，3W區域。這樣既可以保證信號質量也能保證板子的平整度。處理結果如下圖：

 

這樣可以使高速模擬輸入信號的返回路徑在GND02層得到迅速回流。也就是模擬地回流路徑變短。

 

（4）在高速模擬信號的的周圍不規則的打大量的GND過孔，使模擬信號迅速回流。也可以吸收噪聲。

 

 

 

在高速的PCB設計中，時鍾等關鍵的高速信號線，走線需要進行屏蔽處理，如果沒有屏蔽或隻屏蔽了部分，都會造成EMI的泄漏。建議屏蔽線，每1000mil，打孔接地。

 

 

由於PCB板的密度越來越高
，很多PCB LAYOUT工程師在走線的過程中
，很容易出現一種失誤
，即時鍾信號等高速信號網絡
，在多層的PCB走線的時候產生了閉環的結果，這樣的閉環結果將產生環形天線

，增加EMI的輻射強度。

 

 

規則二提到高速信號的閉環會造成EMI輻射，然而開環同樣會造成EMI輻射。

 

時鍾信號等高速信號網絡，在多層的PCB走線的時候一旦產生了開環的結果
，將產生線形天線

，增加EMI的輻射強度。

 

 

高速信號，在層與層之間切換的時候必須保證特性阻抗的連續，否則會增加EMI的輻射。也就是說
，同層的布線的寬度必須連續，不同層的走線阻抗必須連續。

 

 

相鄰兩層間的走線必須遵循垂直走線的原則
，否則會造成線間的串擾，增加EMI輻射。

 

簡而言之，相鄰的布線層遵循橫平豎垂的布線方向，垂直的布線可以抑製線間的串擾。

 

 

在高速PCB設計中
，線路板特性阻抗的控製和多負載情況下的拓撲結構的設計，直接決定著產品的成功還是失敗。

 

為菊花鏈式拓撲結構
，一般用於幾Mhz的情況下為益。高速PCB設計中建議使用後端的星形對稱結構。

 

 

檢查信號線的長度和信號的頻率是否構成諧振，即當布線長度為信號波長1/4的時候的整數倍時，此布線將產生諧振，而諧振就會輻射電磁波，產生幹擾。

 

 

所(suo)有(you)的(de)高(gao)速(su)信(xin)號(hao)必(bi)須(xu)有(you)良(liang)好(hao)的(de)回(hui)流(liu)路(lu)徑(jing)。盡(jin)可(ke)能(neng)地(di)保(bao)證(zheng)時(shi)鍾(zhong)等(deng)高(gao)速(su)信(xin)號(hao)的(de)回(hui)流(liu)路(lu)徑(jing)最(zui)小(xiao)。否(fou)則(ze)會(hui)極(ji)大(da)的(de)增(zeng)加(jia)輻(fu)射(she)
，並(bing)且(qie)輻(fu)射(she)的(de)大(da)小(xiao)和(he)信(xin)號(hao)路(lu)徑(jing)和(he)回(hui)流(liu)路(lu)徑(jing)所(suo)包(bao)圍(wei)的(de)麵(mian)積(ji)成(cheng)正(zheng)比(bi)。

 

 

退耦電容的擺放的位置非常的重要。擺放不合理根本起不到退耦的效果。其原則是：靠近電源的管腳，並且電容的電源走線和地線所包圍的麵積最小。

 

來源：電子技術應用