靜電不能被消除，隻能被控製。

 

控製ESD的基本方法：

 

 

從機構上做好靜電的防護，用絕緣的材料把PCB板密封在外殼內，不論有多少靜電都不能到釋放到PCB上。

 

有了ESD，迅速讓靜電導到PCB板的主GND上，可以消除一定能力的靜電。

 

對於金屬外殼接地的產品我來分析一下ESD問題。

 

先來分析金屬外殼的整機係統的ESD的設計，參考如下結構：

 

 

1、靜電釋放於機殼，由於沒有理想的接地，會在機殼上建立電壓V。

 

電壓的幅度與接地線阻抗
、機殼與大地的電容、機殼與內部電路的電容有關。

 

dv／dt也主要與電容有關。

 

2、係(xi)統(tong)地(di)與(yu)機(ji)殼(ke)地(di)分(fen)離(li)的(de)電(dian)子(zi)產(chan)品(pin)
，內(nei)部(bu)電(dian)路(lu)也(ye)不(bu)會(hui)設(she)計(ji)成(cheng)與(yu)機(ji)殼(ke)連(lian)通(tong)，所(suo)以(yi)幹(gan)擾(rao)進(jin)入(ru)內(nei)部(bu)電(dian)路(lu)主(zhu)要(yao)是(shi)耦(ou)合(he)方(fang)式(shi)。通(tong)過(guo)耦(ou)合(he)方(fang)式(shi)進(jin)入(ru)電(dian)子(zi)產(chan)品(pin)內(nei)部(bu)的(de)情(qing)況(kuang)，與(yu)機(ji)殼(ke)上(shang)建(jian)立(li)的(de)dv／dt，接地線上建立的di／dt有關，與機殼上建立的電壓絕對值不直接相關。這也是大機箱的電子設備不易受幹擾幹擾的原因
，對地電容比較大，不易建立較大的dV／dt和di／dt。

 

建立電壓的絕對值與絕緣強度不夠造成間隙放電有關。

 

3

、如(ru)果(guo)耦(ou)合(he)是(shi)幹(gan)擾(rao)的(de)主(zhu)要(yao)路(lu)徑(jing)，我(wo)們(men)可(ke)以(yi)采(cai)取(qu)一(yi)些(xie)措(cuo)施(shi)，措(cuo)施(shi)可(ke)以(yi)是(shi)很(hen)多(duo)不(bu)同(tong)的(de)方(fang)法(fa)。一(yi)般(ban)來(lai)說(shuo)耦(ou)合(he)路(lu)徑(jing)會(hui)比(bi)較(jiao)多(duo)
，有(you)一(yi)些(xie)還(hai)不(bu)易(yi)察(cha)覺(jiao)

，直(zhi)接(jie)采(cai)取(qu)阻(zu)斷(duan)耦(ou)合(he)路(lu)徑(jing)的(de)方(fang)法(fa)不(bu)易(yi)實(shi)現(xian)，除(chu)非(fei)通(tong)過(guo)結(jie)構(gou)分(fen)析(xi)
、ganraofenxifaxianlemingquedejiegouwentihuozhelujing。lakaijulikeyijianxiaoouhedianrong
，jianxichendianjusifuyixidengcailiaoyekeyijianxiaodianrong，congerjianshaoouheqiangdu。

 

實際我有看到客戶的電子產品有這樣的問題：

 

A．內部電路有連接線走線時直接貼住機殼了，這就會存在設計結構的問題。

 

B．一根高阻抗的輸入線與一根本來沒有幹擾的導線捆紮走線，而這個根本沒有幹擾的導線有一段比較靠近機殼
，這也會有耦合ESD的問題。

 

4

、或多或少總有一部分幹擾經耦合進入內部電路，是否能處理好這些耦合進來的幹擾；係統接地是關鍵。

 

連續的、靠得住的係統接地，可以承載內部電路不受外部幹擾
，不管係統地是否實際接大地。參考上圖中的耦合路徑分析箭頭路徑分析。

 

在我進行ESD的內部結構電路的PCB分析時，我們可以看到在IO線端口見到電阻電容的設計，這些電容可以把耦合過來的幹擾導入係統地。

 

當幹擾源阻抗比較低時


，同時信號允許的情況下，可以串電阻或者磁珠改善。

 

注意：對於高頻電路，電容對幹擾和有用信號同時起作用，所以不能用於高頻信號電路。但使用TVS器件時（較小的結電容）電壓高於信號電壓，基本對有用信號沒有影響。

 

有必要說明一下：當信號電平為0時，從0電dian平ping開kai始shi幹gan擾rao信xin號hao就jiu需xu要yao消xiao耗hao能neng量liang給gei電dian容rong充chong電dian，適shi當dang電dian容rong量liang可ke以yi吸xi收shou掉diao幹gan擾rao能neng量liang，使shi幹gan擾rao電dian平ping達da不bu到dao邏luo輯ji動dong作zuo電dian平ping，電dian子zi產chan品pin電dian路lu不bu受shou幹gan擾rao。TVS在這個過程中基本不起作用，即便幹擾電平已經達到邏輯動作電平。

 

很多時候由於幹擾能量是吸收不完會穿過PCB，會通過CPU／MCU
，如上圖中的箭頭所示路徑。

 

所以後麵我再分析電子產品內部ESD的問題設計時知道：一方麵我們要規劃幹擾在PCB上的路徑（注意這是在布板PCB板時需要提前規劃）
；另一方麵要盡量控製幹擾幅度。

 

5、空kong氣qi放fang電dian主zhu要yao是shi空kong間jian的de輻fu射she成cheng分fen，已yi沒mei有you明ming確que的de路lu徑jing，對dui於yu容rong性xing耦ou合he情qing況kuang
，受shou擾rao部bu位wei會hui有you較jiao大da麵mian積ji以yi及ji較jiao近jin的de距ju離li
，不bu太tai容rong易yi識shi別bie路lu徑jing，所suo以yi從cong敏min感gan部bu位wei入ru手shou比bi較jiao容rong易yi。

 

實際的ESD都是非常高電壓的空氣放電模式
，空間放電於接縫、插座、按鍵等。

 

相對接觸放電，空氣放電幹擾情況要複雜很多。

 

 

最常見的是金屬殼與按鍵、顯示屏的縫隙
；也很容易出現顯示的故障。

在對金屬殼體做接觸放電通過的前提下，需要對這些縫隙做空氣放電

，可能出現幹擾情況如：顯示閃爍

、誤讀按鍵、機器重啟複位等。

 

我們要首先排除放電火花直接進入電子產品或設備的情況，幹擾過程相對簡單，我們可以尋找一下放電怎麼會繞過殼體。

 

處理也簡單：縮小縫隙，內部電路控製好絕緣間距。

 

比較常見的是放電火花落在金屬殼體上出現幹擾。

 

接觸與空氣放電於殼產生的幹擾是不同的。

 

接觸放電於金屬殼體
，產生比較大的di／dt，在結構件接地良好的情況下
，僅有微弱的dv／dt。空氣放電於金屬殼體，槍頭有較大dv／dt，槍前部高壓部分體積越大

，這個dv／dt越強
；這個dv／dt很可能超過接觸放電在接地不良金屬構件上產生的大的電壓V。

 

同時火花有較大的di／dt，也(ye)就(jiu)是(shi)說(shuo)有(you)突(tu)變(bian)電(dian)場(chang)與(yu)磁(ci)場(chang)。突(tu)變(bian)電(dian)場(chang)以(yi)近(jin)場(chang)容(rong)性(xing)耦(ou)合(he)的(de)方(fang)式(shi)從(cong)絕(jue)緣(yuan)構(gou)件(jian)部(bu)位(wei)耦(ou)合(he)到(dao)內(nei)部(bu)電(dian)路(lu)，突(tu)變(bian)磁(ci)場(chang)以(yi)近(jin)場(chang)感(gan)性(xing)耦(ou)合(he)方(fang)式(shi)穿(chuan)透(tou)絕(jue)緣(yuan)件(jian)進(jin)入(ru)內(nei)部(bu)電(dian)路(lu)。

 

我在進行電子產品整機ESD設計時通常建議分三步走：

 

（1）防止外部電荷流入電路板而產生瞬態耦合幹擾；

 

（2）防止外部磁場對電路板產生瞬態耦合幹擾；

 

（3）防止靜電場產生的瞬態耦合幹擾。

 

在發生 ESD 問題時，解決方案有：

 

－ 改進係統的接地設計（包括機箱機櫃、控製麵板、通信電纜連接）。

 

－ 改進電路板的接地設計，對外接口 ESD 接地的設計。

 

－ 發現係統死機、複位或通信錯誤的根本原因，在PCB 板進行相應信號處理和在軟件上進行處理， 也是解決 ESD 問題 的最好辦法
，費用最低，但難度較大、較為耗時。

 

我再總結一下，對於電子產品／設備－整機級的堵和導

 

1
、外殼和結構件：金屬以及可導電的電鍍材料等
，屬於容易吸引和聚集靜電的材料；ESD要求很高的項目要盡可能避免使用這些材料。

 

2
、必須使用導體材料時：結構上要事先預留有效而布局均勻的接地點；一般來說，頂針或者金屬彈片的接地效果優於導電泡棉和導電布。

 

3、無法做接地處理的例如電鍍側鍵等，需要重點在主板上做特別處理。包括：

 

（1）增加壓敏電阻、TVS或者電容等器件；

 

（2）預留GND管腳
；

 

（3）板邊露銅吸引靜電放電
；

 

4
、外殼上的金屬件，距離器件和走線必須大於2．2mm以上距離。

 

5、堆疊上避免器件裸露於孔
、縫邊；如果無法避免的話，則要在組裝上想辦法堵
；常見的做法有粘貼高溫膠帶或者防靜電膠帶等阻隔；所有結構設計需要留有增加隔離片的空間。

 

如需了解更多應用細節 ＆ EMC相關－6大設計係列：