1、關於觸發器的分類

(1)、按晶體管性質分，可以分為BJT集成電路觸發器和MOS型集成電路觸發器。
(2)
、按工作方式分，可分為異步工作方式和同步工作方式，異步工作方式也就是不受時鍾控製，像基本RS觸發器
，同步方式就是受時鍾控製，稱為時鍾觸發器。
(3)、按結構方式分，可分為維持阻塞觸發器
，延邊觸發器，主從觸發器等。
(4)、按邏輯功能分
，可分為RS觸發器，JK觸發器，D觸發器，T觸發器
，T''''觸發器等。

2、關於觸發器的邏輯功能

觸發器總體來說有四種功能：分別是置“0”、置“1”、保持
、翻轉。前兩個不說了，就是高低電平
，保持就是維持原狀態不變，翻轉就是從原狀態變為他的反狀態。

3、基本RS觸發器

這是基本RS觸發器原理圖

，把兩個與非門G1、G2的輸入、輸出端交叉連接，即可構成基本RS觸發器，其邏輯電路如上圖所示。它有兩個輸入端R、S和兩個輸出端Q、Q非。

（1）、關於負脈衝和低電平             

所(suo)謂(wei)負(fu)脈(mai)衝(chong)呢(ne)


，就(jiu)是(shi)一(yi)個(ge)信(xin)號(hao)從(cong)高(gao)電(dian)平(ping)置(zhi)為(wei)低(di)電(dian)平(ping)，然(ran)後(hou)延(yan)遲(chi)一(yi)段(duan)時(shi)間(jian)後(hou)再(zai)置(zhi)為(wei)高(gao)電(dian)平(ping)的(de)過(guo)程(cheng)，就(jiu)像(xiang)上(shang)圖(tu)所(suo)示(shi)的(de)脈(mai)衝(chong)。而(er)低(di)電(dian)平(ping)就(jiu)沒(mei)有(you)返(fan)回(hui)高(gao)電(dian)平(ping)的(de)過(guo)程(cheng)。

（2）、關於Q端

我們知道不管是置“1”端還是置“0”端，操作的都是Q端

，間接操作Q非端，Rd非端和Sd非端都是控製Q端，即Sd非端一個負脈衝
，Q端置“1”，Q端如果原狀態就是“1”，則加一個負脈衝後原狀態不改變。Rd非端一個負脈衝
，Q端置“0”，Q端如果原狀態就是“1”
，則加一個負脈衝後原狀態不改變。

（3）、兩個端口都加負脈衝的情況下

按理說兩個端口是不允許同時加負脈衝的，因為一旦兩端同時加負脈衝，則兩個輸出端就都為“1”，zheyangyuwomenrenweidelianggeshuchuduandezhihuweifanbianliangdeyuanzejiuxiangweibeile，danshizaihuashixutudeshihou，keyijianglianggeshuchuduantonghuaweigaodianping。zhongdianshi，danglianggeshuruduandouweididianpingdeshihou，zaibatamenbanhuigaodianpingshi

，zheshihoushuchuduanjiuhuiyouliangzhongjieguo，jutishinazhongjieguo，zheyaoqujueyulianggemendianludeyunzhuansuduwentile。xiamianshiRS觸發器的時序圖

下麵是基本RS觸發器的真值表

4
、同步RS觸發器

同步RS觸發器是在基本RS觸發器的基礎上加了兩個與非門
，CP是時鍾。

當CP為“0”時
，下麵兩個門電路相當於被封死，這時第一級門電路的輸出端就都為"1",即保持狀態。當CP為“1”時
，門電路被打開
，第一級門電路的輸出端分別為Rd非和Sd非，這就和剛才的基本RS觸發器一樣了。

[page]
5、JK觸發器

JK觸(chu)發(fa)器(qi)的(de)內(nei)部(bu)原(yuan)理(li)相(xiang)對(dui)比(bi)較(jiao)複(fu)雜(za)
，對(dui)於(yu)初(chu)學(xue)者(zhe)來(lai)說(shuo)
，直(zhi)接(jie)記(ji)住(zhu)他(ta)的(de)功(gong)能(neng)就(jiu)可(ke)以(yi)了(le)，這(zhe)樣(yang)不(bu)至(zhi)於(yu)越(yue)學(xue)越(yue)迷(mi)糊(hu)，當(dang)然(ran)有(you)條(tiao)件(jian)的(de)朋(peng)友(you)也(ye)可(ke)以(yi)自(zi)己(ji)去(qu)弄(nong)明(ming)白(bai)其(qi)中(zhong)的(de)原(yuan)理(li)。

這是JK觸發器的邏輯符號

，其中C1代表時鍾
，左邊那個箭頭代表負脈衝有效，也就是說隻有在時鍾負脈衝來臨的時候Q端才會發生變化（同步工作的情況，異步除外），R,S端為強製置“0”、“1”端，這兩個端口不受時鍾控製
，可以強迫置位，R端負脈衝置“0”
，S端負脈衝置“1”，J、K端為信號端。

這張是JK觸發器真值表，可以看出當R、S端都為“1”的情況下，信號端的J、K才會發揮作用，從上到下依次是“保持”、置“0”、置“1”、翻轉。

這樣就可以得到JK觸發器的特性表
，有了這個表，我們就可以寫出他的特性方程

即

這是時序圖
，注意Q端隻在時鍾下降沿出變化。
 
6
、D觸發器

這是D觸發器的邏輯符號，注意時鍾是高電平有效，R、S端是強迫置位端，D為信號端。
D觸發器比較簡單
，真值表見下圖

[page]
7、T觸發器

真值表

8、T’觸發器

特性方程

T’觸發器的重要應用，可以用作分頻。

 綜上所述
，上麵簡單地介紹了與FPGA有關的觸發器的分類及各觸發器的邏輯原理圖、時序圖、真值表。這些隻是個人的看法與簡便的總結，希望對大家有所幫助
，同時，也希望大家指出其中的不足及提出好的建議。

相關閱讀：

使用FPGA進行工業設計的五大優勢
http://0-fzl.cn/gptech-art/80021010
可簡化FPGA應用設計的高速模數轉換器
http://0-fzl.cn/gptech-art/80018543
實用技術：利用FPGA技術設計設計步進電機係統
http://0-fzl.cn/power-art/80022131