一
、印製電路板的尺寸與器件的布置

印製電路板大小要適中
，過大時印製線條長，阻抗增加
，不僅抗噪聲能力下降，成本也高；guoxiao，zesanrebuhao
，tongshiyishoulinjinxiantiaoganrao。zaiqijianbuzhifangmianyuqitaluojidianluyiyang，yingbaxianghuyouguandeqijianjinliangfangdekaojinxie，zheyangkeyihuodejiaohaodekangzaoshengxiaoguo。shizhongfashengqi、晶振和CPU的時鍾輸入端都易產生噪聲

，要相互靠近些。易產生噪聲的器件、小電流電路、大電流電路等應盡量遠離邏輯電路，如有可能，應另做電路板
，這一點十分重要。
 

圖

二
、去耦電容配置
　　
在(zai)直(zhi)流(liu)電(dian)源(yuan)回(hui)路(lu)中(zhong)
，負(fu)載(zai)的(de)變(bian)化(hua)會(hui)引(yin)起(qi)電(dian)源(yuan)噪(zao)聲(sheng)。例(li)如(ru)在(zai)數(shu)字(zi)電(dian)路(lu)中(zhong)，當(dang)電(dian)路(lu)從(cong)一(yi)個(ge)狀(zhuang)態(tai)轉(zhuan)換(huan)為(wei)另(ling)一(yi)種(zhong)狀(zhuang)態(tai)時(shi)
，就(jiu)會(hui)在(zai)電(dian)源(yuan)線(xian)上(shang)產(chan)生(sheng)一(yi)個(ge)很(hen)大(da)的(de)尖(jian)峰(feng)電(dian)流(liu)，形(xing)成(cheng)瞬(shun)變(bian)的(de)噪(zao)聲(sheng)電(dian)壓(ya)。配(pei)置(zhi)去(qu)耦(ou)電(dian)容(rong)可(ke)以(yi)抑(yi)製(zhi)因(yin)負(fu)載(zai)變(bian)化(hua)而(er)產(chan)生(sheng)的(de)噪(zao)聲(sheng)，是(shi)印(yin)製(zhi)電(dian)路(lu)板(ban)的(de)可(ke)靠(kao)性(xing)設(she)計(ji)的(de)一(yi)種(zhong)常(chang)規(gui)做(zuo)法(fa)。
 

圖

配置原則如下：

電源輸入端跨接一個10～100uF的電解電容器，如果印製電路板的位置允許，采用100uF以上的電解電容器的抗幹擾效果會好。

為每個集成電路芯片配置一個0.01uF的陶瓷電容器。如遇到印製電路板空間小而裝不下時

，可每4～10個芯片配置一個1～10uF鉭電解電容器，這種器件的高頻阻抗特別小，在500kHz～20MHz範圍內阻抗小於1Ω，而且漏電流很小(0.5uA以下)。

對於噪聲能力弱、關斷時電流變化大的器件和ROM
、RAM等存儲型器件，應在芯片的電源線(Vcc)和地線(GND)間直接接入去耦電容。

去耦電容的引線不能過長，特別是高頻旁路電容不能帶引線。
[page]
三
、散熱設計
　　
從有利於散熱的角度出發，印製版最好是直立安裝，板與板之間的距離一般不應小於2cm
，而且器件在印製版上的排列方式應遵循一定的規則：

1、對於采用自由對流空氣冷卻的設備
，最好是將集成電路(或其它器件)按縱長方式排列；對於采用強製空氣冷卻的設備，最好是將集成電路(或其它器件)按橫長方式排。

2、同一塊印製板上的器件應盡可能按其發熱量大小及散熱程度分區排列
，發熱量小或耐熱性差的器件(如小信號晶體管、小規模集成電路、電解電容等)放在冷卻氣流的最上流(入口處)，發熱量大或耐熱性好的器件(如功率晶體管、大規模集成電路等)放在冷卻氣流最下遊。

3、在水平方向上

，大功率器件盡量靠近印製板邊沿布置，以便縮短傳熱路徑；在垂直方向上
，大功率器件盡量靠近印製板上方布置，以便減少這些器件工作時對其它器件溫度的影響。

4、對溫度比較敏感的器件最好安置在溫度最低的區域(如設備的底部)
，千萬不要將它放在發熱器件的正上方

，多個器件最好是在水平麵上交錯布局。

5、設she備bei內nei印yin製zhi板ban的de散san熱re主zhu要yao依yi靠kao空kong氣qi流liu動dong

，所suo以yi在zai設she計ji時shi要yao研yan究jiu空kong氣qi流liu動dong路lu徑jing，合he理li配pei置zhi器qi件jian或huo印yin製zhi電dian路lu板ban。空kong氣qi流liu動dong時shi總zong是shi趨qu向xiang於yu阻zu力li小xiao的de地di方fang流liu動dong，所suo以yi在zai印yin製zhi電dian路lu板ban上shang配pei置zhi器qi件jian時shi，要yao避bi免mian在zai某mou個ge區qu域yu留liu有you較jiao大da的de空kong域yu。

四、電磁兼容性設計
　　
電磁兼容性是指電子設備在各種電磁環境中仍能夠協調、有you效xiao地di進jin行xing工gong作zuo的de能neng力li。電dian磁ci兼jian容rong性xing設she計ji的de目mu的de是shi使shi電dian子zi設she備bei既ji能neng抑yi製zhi各ge種zhong外wai來lai的de幹gan擾rao，使shi電dian子zi設she備bei在zai特te定ding的de電dian磁ci環huan境jing中zhong能neng夠gou正zheng常chang工gong作zuo，同tong時shi又you能neng減jian少shao電dian子zi設she備bei本ben身shen對dui其qi它ta電dian子zi設she備bei的de電dian磁ci幹gan擾rao。

1.選擇合理的導線寬度
　　
由(you)於(yu)瞬(shun)變(bian)電(dian)流(liu)在(zai)印(yin)製(zhi)線(xian)條(tiao)上(shang)所(suo)產(chan)生(sheng)的(de)衝(chong)擊(ji)幹(gan)擾(rao)主(zhu)要(yao)是(shi)由(you)印(yin)製(zhi)導(dao)線(xian)的(de)電(dian)感(gan)成(cheng)分(fen)造(zao)成(cheng)的(de)
，因(yin)此(ci)應(ying)盡(jin)量(liang)減(jian)小(xiao)印(yin)製(zhi)導(dao)線(xian)的(de)電(dian)感(gan)量(liang)。印(yin)製(zhi)導(dao)線(xian)的(de)電(dian)感(gan)量(liang)與(yu)其(qi)長(chang)度(du)成(cheng)正(zheng)比(bi)
，與(yu)其(qi)寬(kuan)度(du)成(cheng)反(fan)比(bi)，因(yin)而(er)短(duan)而(er)精(jing)的(de)導(dao)線(xian)對(dui)抑(yi)製(zhi)幹(gan)擾(rao)是(shi)有(you)利(li)的(de)。時(shi)鍾(zhong)引(yin)線(xian)、行驅動器或總線驅動器的信號線常常載有大的瞬變電流，印製導線要盡可能地短。對於分立組件電路
，印製導線寬度在1.5mm左右時
，即可完全滿足要求
；對於集成電路，印製導線寬度可在0.2～1.0mm之間選擇。

2.采用正確的布線策略
　　
caiyongpingdengzouxiankeyijianshaodaoxiandiangan，dandaoxianzhijiandehuganhefenbudianrongzengjia，ruguobujuyunxu，zuihaocaiyongjingzixingwangzhuangbuxianjiegou，jutizuofashiyinzhibandeyimianhengxiangbuxian
，lingyimianzongxiangbuxian
，ranhouzaijiaochakongchuyongjinshuhuakongxianglian。weileyizhiyinzhibandaoxianzhijiandechuanrao，zaishejibuxianshiyingjinliangbimianchangjulidepingdengzouxian。

五、地線設計
　　
在(zai)電(dian)子(zi)設(she)備(bei)中(zhong)，接(jie)地(di)是(shi)控(kong)製(zhi)幹(gan)擾(rao)的(de)重(zhong)要(yao)方(fang)法(fa)。如(ru)能(neng)將(jiang)接(jie)地(di)和(he)屏(ping)蔽(bi)正(zheng)確(que)結(jie)合(he)起(qi)來(lai)使(shi)用(yong)，可(ke)解(jie)決(jue)大(da)部(bu)分(fen)幹(gan)擾(rao)問(wen)題(ti)。電(dian)子(zi)設(she)備(bei)中(zhong)地(di)線(xian)結(jie)構(gou)大(da)致(zhi)有(you)係(xi)統(tong)地(di)
、機殼地(屏蔽地)、數字地(邏輯地)和模擬地等。在地線設計中應注意以下幾點：

1.正確選擇單點接地與多點接地
　　
在低頻電路中

，信號的工作頻率小於1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環流對幹擾影響較大，因而應采用一點接地。當信號工作頻率大於10MHz時

，地線阻抗變得很大，此時應盡量降低地線阻抗，應采用就近多點接地。當工作頻率在1～10MHz時
，如果采用一點接地，其地線長度不應超過波長的1/20，否則應采用多點接地法。

2.將數字電路與模擬電路分開
　　
電dian路lu板ban上shang既ji有you高gao速su邏luo輯ji電dian路lu
，又you有you線xian性xing電dian路lu，應ying使shi它ta們men盡jin量liang分fen開kai，而er兩liang者zhe的de地di線xian不bu要yao相xiang混hun
，分fen別bie與yu電dian源yuan端duan地di線xian相xiang連lian。要yao盡jin量liang加jia大da線xian性xing電dian路lu的de接jie地di麵mian積ji。

3.盡量加粗接地線
　　
若ruo接jie地di線xian很hen細xi，接jie地di電dian位wei則ze隨sui電dian流liu的de變bian化hua而er變bian化hua


，致zhi使shi電dian子zi設she備bei的de定ding時shi信xin號hao電dian平ping不bu穩wen，抗kang噪zao聲sheng性xing能neng變bian壞huai。因yin此ci應ying將jiang接jie地di線xian盡jin量liang加jia粗cu，使shi它ta能neng通tong過guo三san位wei於yu印yin製zhi電dian路lu板ban的de允yun許xu電dian流liu。如ru有you可ke能neng
，接jie地di線xian的de寬kuan度du應ying大da於yu3mm.

4.將接地線構成閉環路
　　
設計隻由數字電路組成的印製電路板的地線係統時，將接地線做成閉環路可以明顯的提高抗噪聲能力。其原因在於：yinzhidianlubanshangyouhenduojichengdianluzujian，youqiyuyouhaodianduodezujianshi，yinshoujiedixiancuxidexianzhi，huizaidijieshangchanshengjiaodadedianweicha，yinqikangzaoshengnenglixiajiang，ruojiangjiedijiegouchenghuanlu，zehuisuoxiaodianweichazhi，tigaodianzishebeidekangzaoshengnengli

這(zhe)裏(li)的(de)講(jiang)解(jie)隻(zhi)是(shi)印(yin)製(zhi)電(dian)路(lu)板(ban)的(de)冰(bing)山(shan)一(yi)角(jiao)，對(dui)於(yu)印(yin)製(zhi)電(dian)路(lu)板(ban)的(de)其(qi)它(ta)要(yao)求(qiu)和(he)設(she)計(ji)技(ji)巧(qiao)，在(zai)今(jin)後(hou)的(de)工(gong)作(zuo)當(dang)中(zhong)會(hui)一(yi)一(yi)的(de)總(zong)結(jie)出(chu)來(lai)，會(hui)繼(ji)續(xu)為(wei)大(da)家(jia)分(fen)享(xiang)。

【相關閱讀】

電子工程師入門：PCB布線的不傳之秘
http://0-fzl.cn/cp-art/80022584
不容錯過：沉澱了幾十年的PCB設計經驗集錦【原創】
http://0-fzl.cn/emc-art/80022616
電子設計中你不得不注意的8大誤區
http://0-fzl.cn/cp-art/80022605
單片機電路設計必看：讓電磁幹擾“無處遁形”
http://0-fzl.cn/emc-art/80022595
剖析一個失誤PCB設計，可汲取哪些設計經驗？
http://0-fzl.cn/emc-art/80022591