【導讀】在數字係統中
，PCB 的電源分配網絡 (power delivery network
，即 PDN) 需要在較寬的頻率範圍內具有較低的阻抗值，以確保在數字器件運行時，電壓波動能保持在較低水平。決定 PDN 阻抗的因素有很多
，不單單是數字處理器中用於穩定功率輸出的電容器。在工作頻率達到 GHz 級別的先進係統中
，PDN 阻抗不僅受到電容器的影響，還有很多因素會決定 PDN 阻抗，即便在非常高的頻率下也是如此。

在數字係統中，PCB 的電源分配網絡 (power delivery network
，即 PDN) 需要在較寬的頻率範圍內具有較低的阻抗值
，以確保在數字器件運行時，電壓波動能保持在較低水平。決定 PDN 阻抗的因素有很多，不單單是數字處理器中用於穩定功率輸出的電容器。在工作頻率達到 GHz 級別的先進係統中，PDN 阻抗不僅受到電容器的影響
，還有很多因素會決定 PDN 阻抗，即便在非常高的頻率下也是如此。

SMD 電容器（頻率範圍最高 10-100 MHz）

電容器是決定 PDN 阻抗並確保穩定功率傳輸的主要元件。大多數市售電容器都能保持較低的 PDN 阻抗
，但它們所能達到的頻率範圍取決於以下多種因素：

• 電容值

• ESR 和 ESL 值（決定自諧振頻率）

• SMD 電容器外殼尺寸

要判斷電容器能否確保 PDN 阻zu抗kang維wei持chi在zai較jiao低di水shui平ping
，最zui終zhong考kao慮lv的de頻pin率lv範fan圍wei是shi電dian容rong器qi的de自zi諧xie振zhen頻pin率lv範fan圍wei。總zong體ti來lai說shuo

，較jiao小xiao的de外wai殼ke尺chi寸cun和he較jiao低di的de電dian容rong值zhi可ke提ti供gong較jiao高gao的de自zi諧xie振zhen頻pin率lv。

有些電容器是專門針對非常高的頻率設計的
，如 RF 電(dian)路(lu)中(zhong)使(shi)用(yong)的(de)電(dian)容(rong)器(qi)。讓(rang)我(wo)們(men)通(tong)過(guo)一(yi)個(ge)例(li)子(zi)來(lai)了(le)解(jie)一(yi)下(xia)這(zhe)些(xie)電(dian)容(rong)器(qi)開(kai)始(shi)產(chan)生(sheng)電(dian)感(gan)的(de)頻(pin)率(lv)範(fan)圍(wei)。我(wo)們(men)可(ke)以(yi)看(kan)到(dao)
，這(zhe)些(xie)電(dian)容(rong)器(qi)的(de)自(zi)諧(xie)振(zhen)頻(pin)率(lv)因(yin)外(wai)殼(ke)尺(chi)寸(cun)而(er)異(yi)，可(ke)以(yi)達(da)到(dao)非(fei)常(chang)高(gao)的(de)數(shu)值(zhi)（理論上而言）。實際上
，並非所有電容器都能達到如下所示的極高諧振頻率。我們將在下文中詳細說明。

不同外殼尺寸下高頻電容器的自諧振頻率變化趨勢。

平麵對（頻率範圍接近 100 MHz-1 GHz）

當 PDN 阻抗曲線接近 100 MHz 的範圍時，電容器將停止供電
，而 PDN 阻抗曲線將由平麵電容決定。當數字係統需要較大的電流時，會使用電源-接地平麵對，這樣也是為了提供較高的電容，以便在極高的諧振頻率下仍能保持電容阻抗。平麵的功率輸出能力取決於電源-接地平麵對中的擴散電感 (spreading inductance)。

最終，在非常高的頻率（數十 Ghz）下，平麵將開始共振並從邊緣散發輻射。這時

，平麵對中的材料選擇和電介質厚度成為影響 PDN 阻抗和噪聲發射的主要因素。

封裝（頻率範圍從 100 MHz 到 1 GHz）

先進數字器件的封裝可包含自身的電容
，以便在 GHz 範圍內以較低的阻抗傳輸功率。這些器件可對 PCB 上的平麵對進行補償，因為平麵對在 GHz 頻率下可能會產生電感。

此類封裝包括片式電容器，可能還包括嵌入式電容器，以確保穩定的功率傳輸和較低的 PDN 阻抗
，直接作用於器件封裝中的半導體裸片。將這些電容直接置於封裝上
，可避免 PCB 上的焊盤和過孔產生電感，還可避免 BGA/LGA 封裝中的引腳電感。

CPU 封裝可包含自身的 PDN 元件
，以便在低阻抗下實現功率傳輸。

裸片電容（頻率範圍大約在 1 GHz 以上）

半導體裸片可提供自身的電容
，通常在裸片上直接提供總計 pF 級別的電容。該電容的好處是直接位於裸片上，電感極小

，可為數字接口供電。這是在 1 GHz 或以上的頻率下提供電容的最佳用例，以便支持速度最快的數字接口。

PCB 材料（所有頻率）

任何 PCB 材料都會影響電磁波的傳播，從而影響 PDN 阻抗曲線。我們在上文介紹電源-接地平麵對時說過，在數十 GHz 頻率下，平麵區域會像平行板諧振器一樣開始共振。

為確保電源-接地平麵對發揮最大作用
，分隔二者的材料應具備一些重要特性：

• 首選高 Dk 值的材料，因為它們能提供更高的電容

• 損耗正切值適中或較高，以抑製噪音

• 首選薄層材料，以獲得更高的電容和更高的諧振截止頻率

使用非常薄的高 Dk 值電介質（如嵌入式電容材料），可以減少振蕩 PDN 的輻射發射，並提高總平麵電容。這些材料的成本較高，但在高帶寬
、高功率的數字係統中卻經常需要。

總結

我們通過下表總結了 PDN 的各個部分及其對頻率的影響。

電源完整性的最後一個關鍵因素與 PCB 完全無關
，這個因素是電源穩壓器或 VRM 的頻率響應能力。VRM 電路通過控製環路確保穩定的輸出電壓，而 VRM 的頻率響應需要足夠快

，以便抑製功率輸出可能存在的噪聲。如果電源軌上出現快速瞬變，VRM 就不能進入持續振蕩狀態。在為大型數字處理器設計高電流/低電壓電源穩壓器時，瞬變下的測量值應滿足要求。

PDN 阻抗設計是一項挑戰，但了解 PDN 阻抗的頻率範圍可幫助設計人員做出正確的工程設計選擇，以實現較低的 PDN 阻抗。

文章來源：Cadence楷登PCB及封裝資源中心

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻
、圖片、文字如涉及作品版權問題
，請聯係小編進行處理。

推薦閱讀：

直流快速電動汽車充電器的設計技巧與解決方案

采用被動式紅外傳感器做運動檢測 有沒有簡捷實現的方案？

HDMI信號隔離器要怎麼選？試試專用芯片！

汽車控製器中更智能的電路保護？試試eFuse

用混合信號示波器識別建立和保持時間違規