【導讀】在EMCshejizhong，dianrongdexuanxinghebujushifeichangguanjiande。heshidedianrongxuanzekeyixianzhutigaoshebeidediancijianrongxing，fangzhibutongbufenzhijiandexianghuganrao，tongshiquebaoshebeizaidiancihuanjingzhongwendingyunxing。

濾波電容在EMC中的功能

電容在電磁兼容性（EMC）中起著重要的作用，它可以用於控製和管理電磁幹擾（EMI）以及提高電子設備的抗幹擾能力。以下是電容在EMC中的一些主要應用：

1. 濾波器：電(dian)容(rong)常(chang)被(bei)用(yong)作(zuo)濾(lv)波(bo)器(qi)的(de)關(guan)鍵(jian)元(yuan)件(jian)。在(zai)電(dian)子(zi)設(she)備(bei)中(zhong)，通(tong)過(guo)將(jiang)電(dian)容(rong)放(fang)置(zhi)在(zai)信(xin)號(hao)線(xian)或(huo)電(dian)源(yuan)線(xian)上(shang)，可(ke)以(yi)有(you)效(xiao)地(di)濾(lv)除(chu)高(gao)頻(pin)噪(zao)聲(sheng)和(he)電(dian)磁(ci)幹(gan)擾(rao)
，確(que)保(bao)設(she)備(bei)的(de)電(dian)源(yuan)和(he)信(xin)號(hao)線(xian)不(bu)受(shou)到(dao)外(wai)部(bu)電(dian)磁(ci)波(bo)的(de)幹(gan)擾(rao)。

2. 電源解耦：在(zai)電(dian)子(zi)電(dian)路(lu)中(zhong)，電(dian)容(rong)被(bei)用(yong)作(zuo)電(dian)源(yuan)解(jie)耦(ou)器(qi)，以(yi)確(que)保(bao)電(dian)子(zi)元(yuan)件(jian)在(zai)工(gong)作(zuo)時(shi)獲(huo)得(de)穩(wen)定(ding)的(de)電(dian)源(yuan)。這(zhe)有(you)助(zhu)於(yu)防(fang)止(zhi)電(dian)源(yuan)線(xian)上(shang)的(de)噪(zao)聲(sheng)傳(chuan)播(bo)到(dao)關(guan)鍵(jian)的(de)電(dian)子(zi)元(yuan)件(jian)中(zhong)。

3. 抑製射頻幹擾：射頻（RF）幹gan擾rao是shi一yi種zhong高gao頻pin幹gan擾rao，常chang常chang影ying響xiang無wu線xian通tong信xin設she備bei和he其qi他ta高gao頻pin電dian子zi設she備bei。電dian容rong可ke以yi被bei用yong來lai吸xi收shou和he抑yi製zhi這zhe些xie射she頻pin信xin號hao
，防fang止zhi其qi進jin入ru或huo離li開kai設she備bei。

4. 防靜電放電：在某些環境中，靜電放電可能對設備造成危害。電容可以用於吸收和釋放靜電能量，從而減小靜電對設備的影響。

5. 差模噪聲濾波：在模擬電路中，電容通常用於差模信號的濾波

，幫助減小噪聲對信號的影響。

6. 共模抑製：電容也被用於共模抑製電路，防止共模信號（即同時作用於兩個電路導線的幹擾信號）對設備造成影響。

在EMCshejizhong，dianrongdexuanxinghebujushifeichangguanjiande。heshidedianrongxuanzekeyixianzhutigaoshebeidediancijianrongxing，fangzhibutongbufenzhijiandexianghuganrao，tongshiquebaoshebeizaidiancihuanjingzhongwendingyunxing。

電容自諧振問題

我們用來濾波的電容器並不是理想的電容器
，在係統中實際表現為理想電容與電感和電阻的串聯。如圖所示。

多層電容器(Muti-LayerCapacitor)在裝配到PCB板上時會產生將近5nH的寄生電感
，再加上約30moudeyinxiandianzu
，qipinlvtexingbiaoxianweirutusuoshidequxian。lvbodianrongjiangbushilixiangdeditonglvboqi，shijidecharusunhaotexingbiaoxianweiyizixiezhendianweizhongxindedaitonglvbodianlu。

兩個電容串聯時，由於ESL(等效串聯電感)和ESR(等效串聯電阻)的存在，會產生反諧振問題。下圖給出了電容並聯的等效原理

下圖給出了它們的真實的幅度-頻率特性。

在將近15MHz到175MHz的一個較寬的頻帶內，並聯電容的阻抗比單獨一個大電容的阻抗要來的大，由於兩電容產生了諧振，在150MHz處產生了一個阻抗的峰值，係統其他部分在該頻率範圍內產生的能量隻能有很少的一部分被旁路到地平麵。

在設計普通電路時
，工程師們通常關注的是電容的容值、耐壓值、封裝大小

、工作溫度範圍、溫漂等參數。但是在高速電路上或電源係統中及一些對電容要求很高的時鍾電路中
，電容已經不僅僅是電容，是一個由等效電容、等效電阻和等效電感組成的一個電路，簡單的結構如圖所示。

電容在高速電路中的等效電路

圖中，C為所需電容
，ESR為等效串聯電阻
，ESL為等效串聯電感，CP為等效並聯電容。

既(ji)然(ran)這(zhe)是(shi)一(yi)個(ge)電(dian)路(lu)，那(na)麼(me)就(jiu)不(bu)再(zai)是(shi)一(yi)顆(ke)獨(du)立(li)電(dian)容(rong)那(na)麼(me)簡(jian)單(dan)了(le)。這(zhe)個(ge)等(deng)效(xiao)電(dian)路(lu)性(xing)能(neng)受(shou)很(hen)多(duo)因(yin)素(su)的(de)影(ying)響(xiang)

，在(zai)選(xuan)擇(ze)這(zhe)類(lei)電(dian)容(rong)時(shi)，不(bu)僅(jin)僅(jin)要(yao)關(guan)注(zhu)前(qian)麵(mian)提(ti)到(dao)的(de)那(na)些(xie)參(can)數(shu)，還(hai)要(yao)關(guan)注(zhu)在(zai)特(te)定(ding)頻(pin)率(lv)下(xia)的(de)等(deng)效(xiao)參(can)數(shu)

，以(yi)Murata的1μF的電容為例,在諧振頻率點時，對應的等效電容為602.625nF，等效電阻為11.5356mΩ

，等效電感為471.621pH。理想電容和實際電容就呈現出不一樣的性能。如圖所示是理想電容和實際電容的阻抗曲線。

在zai工gong程cheng實shi踐jian中zhong，很hen多duo工gong程cheng師shi看kan到dao參can考kao板ban設she計ji或huo其qi他ta工gong程cheng師shi設she計ji的de板ban子zi中zhong有you很hen多duo電dian容rong
，覺jiao得de自zi己ji的de產chan品pin按an照zhao他ta們men的de設she計ji照zhao搬ban就jiu不bu一yi定ding不bu會hui出chu問wen題ti。其qi實shi這zhe也ye不bu是shi如ru此ci，因yin為wei產chan品pin應ying用yong不bu同tong、結構也有可能不同，這就可能使得產品設計的PCB層疊不一樣、通流平麵也不一樣
，而這些都是會引起電源係統的不一致。

在電源係統設計中，通常都會有很多類型的電容存在
，如一個電源係統中會有100μF、47μF、22μF、10μF、1μF、0.1μF等類型的電容，這麼多類型的電容是否可以統一為某一種類型的電容呢？如圖所示，以電容的阻抗曲線為例，進行說明。

增加不同電容值的電路阻抗曲線圖

通過上麵兩張圖對比可以看到
，如果都使用相同類型的電容，雖然阻抗更低，但是去耦頻率範圍幾乎沒變化；如果使用不同種類的電容，則可以增大去耦頻率範圍。

在電源係統中並不是電容越多越好
，在某些係統中如果電容多了反而會導致新的噪聲點出現。

ESR對並聯電容幅頻特性的影響

阻抗的峰值與電容器的ESR的值成反比
，隨著單板設計水平與器件性能的提高

並聯電容的阻抗的峰值將會隨著ESR的減小而增加
，並聯諧振峰值的形狀與位置取決於PCB板的設計與電容的選擇。

有幾條原則應該了解:

1、隨著ESR的減小
，諧振點的阻抗會減小
，但反諧振點的阻抗會增大:

2、n個相同電容並聯使用時

，最小陽抗口能小幹ESRIn:

3、多個電容並聯時
，阻抗並不一定發生在電容的諧振點;

4、對於給定數量的電容器，比較好的選擇是電容值在一個較大的範圍內均勻展開，各個電容值的ESR適中:比較差的選擇是僅有少量的電容值，而且電容的ESR都非常小。

ESL對並聯電容幅頻特性的影響

電容封裝和結構不同，ESL也不同
，幾種典型封裝電容的ESL如表所示。

電容的ESL與電容值一起決定電容器的諧振點與並聯電容器的反諧振點的頻率範圍。在實際的設計中，應該盡量選用ESL小的電容器。

電容器的選擇

對於RF設計而言，陶瓷電容器
、聚酯纖維電容器和聚苯乙烯薄膜電容器都是很好的選擇。對於EMI濾波器來講，對電容器的介質材料要求並不高
，常見的X7R、Y5V和Z5U等鬆散介質都是不錯的選擇:通常絕對的電容值、電容器的溫度係數、電壓變化係數等並不重要。不同種類、不同容值的電容濾波範圍是不同的，下麵是典型的插入損耗比對效果:

由上圖可看出，同為0805封裝的貼片陶瓷電容
，001uF的電容比0.1uF的電容具有更好的高頻

濾波特性;建議板極工作頻率高於50MHz的單板(如傳輸、MUSA的多數單板)全部使用0.01uF的濾波電容，而不是我們目前大量采用的0.1uF的濾波電容。

電源輸出電容
，輸入電容

我們通常把電源模塊輸入、輸出回路的電容稱為濾波電容。簡單理解就是，保證輸入、輸出電源 穩定的電容。在電源模塊中，濾波電容擺放的原則是“先大後小”。如圖2.48.1所示
，濾波電容按箭頭 方向先大後小擺放。

電源設計時，要注意走線和銅皮足夠寬、過孔數量足夠多
，保證通流能力滿足需求。寬度和過孔 數量結合電流大小來評估。

電源輸入電容

電源輸入電容與開關環路形成一個電流環。這個電流環路的變化幅度大
，Iout的幅度。頻率是開關頻率。DCDC芯片開關過程中產生，這個電流環產生的電流的變化，包含了較快的di/dt。

同步BUCK的方式，續流路徑要經過芯片的GND管腳，輸入電容要接在芯片的GND和Vin之間，路徑盡可能短粗。

這個電流環麵積足夠的小
，這個電流環對外輻射就會越好。

去耦電容與旁路電容

1、以供應商提供的產品資料上的自諧振特性為基礎選擇電容，使之符合設計的時鍾速率與噪聲頻率的需要。

2、在所需要的頻率範圍內加盡可能多的電容。例如，22nF的電容的自諧振頻率將近為11MHz，有用的阻抗(Z1歐姆)範圍為6M~40MHz
，你可以在該頻帶範圍內加盡可能多的電容，以達到需要退耦的水平。

3
、在盡可能靠近IC每個電源管腳的地方
，至少放一個去耦電容器

，以減小寄生阻抗。

4、旁路電容與IC盡可能放在同一個PCB平麵上。有一個需要特別注意的地方:在兩種布局中，Vcc網絡都隻有一個點連到Vcc平麵。這樣做，使得IC內外的噪聲都必須通過這個唯一的過孔走到電源平麵上去，過孔的附加阻抗幫助避免了噪聲向係統其餘部分的擴散。

5、對於多時鍾係統可以將電源平麵作圖3-14所(suo)示(shi)的(de)分(fen)割(ge)，對(dui)每(mei)一(yi)個(ge)部(bu)分(fen)使(shi)用(yong)一(yi)種(zhong)正(zheng)確(que)容(rong)值(zhi)的(de)電(dian)容(rong)器(qi)，被(bei)狹(xia)縫(feng)分(fen)隔(ge)的(de)電(dian)源(yuan)平(ping)麵(mian)將(jiang)一(yi)部(bu)分(fen)的(de)噪(zao)聲(sheng)與(yu)其(qi)他(ta)部(bu)分(fen)的(de)敏(min)感(gan)器(qi)件(jian)分(fen)隔(ge)開(kai)來(lai)，同(tong)時(shi)提(ti)供(gong)了(le)中(zhong)容(rong)值(zhi)的(de)分(fen)離(li);

6
、對於時鍾頻率在一個較寬的範圍內變化的係統
，旁路電容的選擇甚為困難。一個較好的解決方法是將兩個容值上接近2:1dedianrongbinglianfangzhi，zheyangzuokeyitigongyigejiaokuandedizukangqu，heyigejiaokuandepanglupinlv

，xiamianzhezhangtukeyikandao
，zukangfengzhirengranchanshengle
，danquexiaoyu15歐，而可用的頻率範圍(阻抗小於15歐)則擴展到將近3.25MHz到100MHz的範圍，這種多退耦電容的方法隻在一個單獨的IC需要一個較寬的旁路頻率範圍而且單個電容無法達到這一頻帶時才使用。而且，容值必須保持2:1的範圍內，以避免阻抗峰值超過可用的範圍。

高速 IC的電源引腳需要足夠多的去耦電容，最好能保證每個引腳有一個。實際設計中，如果沒 有空間擺放去耦電容
，則可以酌情刪減。

IC 電源引腳的去耦電容的容值通常會比較小
，如 0.1μF

、0.01μF 等；對應的封裝也比較小，如 0402封裝、0603封裝等。在擺放去耦電容時，應注意以下幾點。

（1）盡可能靠近電源引腳放置
，否則可能起不到去耦作用。理論上講，電容有一定的去耦半徑範 圍
，所以應嚴格執行就近原則。

（2）去耦電容到電源引腳引線盡量短
，而且引線要加粗，通常線寬為8～15mil（1mil = 0.0254mm）。加粗目的在於減小引線電感，保證電源性能。

（3）去耦電容的電源、地引腳從焊盤引出線後
，就近打孔
，連接到電源、地平麵上。該引線同樣要 加粗，過孔盡量用大孔，如能用孔徑10mil 的孔，就不用8mil的孔。

（4）保證去耦環路盡量小。去耦電容常見的擺放示例如圖2.48.2～圖2.48.4所示。圖2.48.2～圖2.48.4所示是SOP封裝的IC 去耦電容的擺放方式，QFP等封裝的與此類似。

常見的 BGA封裝
，其去耦電容通常放在 BGA下麵，即背麵。由於 BGA 封裝引腳密度大，因此去 耦電容一般放的不是很多，但應盡量多擺放一些
，如圖2.48.5所示。

儲能電容的設計

儲能電容可以保證在負載快速變到最重時供電電壓不會下跌。儲能電容可分為板極儲能電容、器件級儲能電容兩種:

A，板極儲能電容:保證負載快速變到最重時，單板各處供電電壓不會下跌。在高頻
、高速單板(以及條件允許的背板)，建議均勻排布一定數量的較大容值的鉭電容(luf、10uf、22uf
、33uf)

，以保證單板同一電壓的值保持一致。

B，器件級儲能電容:保證負載快速變到最重時，器件周圍各處供電電壓不會下跌。對於工作頻率

、速率較高
、功耗較大的器件，建議在其周圍排放1-4個較大容值的鉬電容(luf、10uf
、22uf
、33uf)，以保證器件快速變換時其工作電壓保持不變。

儲能電容的設計應該與去耦電容的設計區別開來。有以下設計建議:

1、當單板上具有多種供電電壓時，對一種供電電壓儲能電容仍然隻選用一種容值的電容器，一般選用表貼封裝的Tantalum電容(鉭電容)
，可以根據需要選擇10uf

、22uf、33uf等;

2、不同供電電壓的芯片構成一個群落
，儲能電容在這個群落內均勻分布，如下圖所示:

儲能電容的作用就是保證IC在用電時，能在最短的時間內提供電能。儲能電容的容值一般比較 大，對應的封裝也比較大。在PCB中，儲能電容可以離器件遠一些，但也不能太遠
，如圖2.48.6所示。常見的儲能電容扇孔方式，如圖2.48.7所示。

電容扇孔
、扇線原則如下。

（1）引線盡量短且加粗，這樣有較小的寄生電感。

（2）對於儲能電容
，或者過電流比較大的器件，打孔時應盡量多打幾個。

（3）當然，電氣性能最好的扇孔是盤中孔。實際需要綜合考慮

濾波電路中電容的運用

EMC濾波器通常指由 L，C構成的低通濾波器。不同結構的LC濾波器其區別在於電容與電感的連接方式的不同。LClvboqideyouxiaoxingbujinyuqijiegouyouguan，erqiehaiyulianjiewangluodezukangyouguan。rudangedianrongdelvboqizaigaozukangdianluzhongxiaoguohenhao，erzaidizukangdianluzhongxiaoguohencha。chuantongshang，zailvboqiliangduandeduanjiezukangwei 50 歐姆的條件下描述濾波器的特性，但是實踐中源阻抗Zs和負載阻抗Zi又you非fei常chang複fu雜za，並bing且qie它ta在zai要yao抑yi製zhi的de頻pin率lv點dian上shang可ke能neng是shi未wei知zhi的de。如ru果guo濾lv波bo器qi的de一yi端duan或huo兩liang端duan與yu電dian抗kang性xing元yuan件jian相xiang聯lian結jie

，則ze有you可ke能neng會hui產chan生sheng諧xie振zhen，使shi某mou些xie頻pin率lv點dian的de插cha入ru損sun耗hao變bian為wei插cha入ru增zeng益yi。

如圖所示，一信號通路中
，L 與 C 組成一低通濾波電路，由於在某一頻點的源阻抗 Zs 和負載阻抗 Zi 不可知
，在使用時我們要避免參數組合後，將有用的頻率成分濾掉。在很多案例中，工程師往往比較青睞於使用102,104 容值的電容，沒有經過計算，有時可能適得其反。

通(tong)常(chang)電(dian)容(rong)的(de)諧(xie)振(zhen)是(shi)不(bu)會(hui)單(dan)獨(du)存(cun)在(zai)的(de)，一(yi)般(ban)電(dian)容(rong)的(de)自(zi)諧(xie)振(zhen)是(shi)由(you)電(dian)容(rong)與(yu)自(zi)身(shen)引(yin)腳(jiao)的(de)等(deng)效(xiao)電(dian)感(gan)或(huo)連(lian)接(jie)電(dian)容(rong)的(de)導(dao)線(xian)形(xing)成(cheng)的(de)電(dian)感(gan)組(zu)成(cheng)。我(wo)們(men)在(zai)實(shi)際(ji)工(gong)作(zuo)中(zhong)根(gen)據(ju)計(ji)算(suan)公(gong)式(shi)可(ke)知(zhi)：

F=1/（2*π*√LC）

串聯結構的LC在發生諧振時，其兩端阻抗最小，相當於短路；並聯結構的LC在發生諧振時

，兩端阻抗最大，相當於開路。如圖 1 所示
， L與C在產生諧振時，從信號流向分析（紅色箭頭所示）
，它是串聯諧振，對於串聯諧振電路的特性而言，相當於短路。如果LC的諧振頻點恰巧是我們想要濾除的幹擾頻點，那麼L和C構成的通路相當於短路，就能很好地達到濾除噪聲的目的。

例如在這一信號通路中，其中有用頻率為 5MHz，電路中的L值為 1uH,我們要濾除其信號通路上10MHz的幹擾信號，就要避免增加的濾波電容C與L的諧振點落在5MHz附近,從而將有用信號濾除。如果根據經驗值選擇1000pF電容，通過上述諧振公式計算，計算出其諧振點為 5.03MHz
，此時L C相當於短路，有用頻率通過LC 直接到地,達不到我們需要的效果，反而使電路工作不正常。我們應根據需要濾除的幹擾頻率來選擇適當的電容值，通過諧振頻率公式代入計算
，C 的取值為 253.3pF, 我們取最接近值即可。還需要注意的是，如果用插腳元件，引腳要盡可能的短，如果可能最好選用貼片器件，其ESLzuixiao。kejian，zhengquexuanzelvboqidejiegouheyuanjiancanshuzhiguanzhongyao。zaishijidedianluyunyongzhong
，jingyanzhiguranzhongyao，danzaimouxiechanghexia，jingyanzhishibuzhidetichangde，youqizaichuliyouyongpinlvdexiebochengfenshi，yidingyaotongguozhengquedefangfajinxinggusuanhouzaiquzhi。

rutusuoshi，yaolvchuxianshushangdezaoshengganraoxinhao
，youxianxuanyongdichengbendedianrongqi，youshifanerhuijiangmouxieganraozaoshengyinzhiqitalujing，congerchanshengtianxianxiaoying，daozhifushezengqiang。xuanyongdianrongshi

，yaoqingchudizhidaodianrongzishenzhiqidaonengliangdezhuanyi
，ernengliangbingweibeixiaohao，zhiyoujiangdianrongjiezhidizukangwangluoshi，caihuidadaolvbodexiaoguo。zaishijiangongzuozhong，dianrongfanxiangzhuanyidetexingwangwanghuibeigongchengshimenhulve，dajiadouhuiwurenweidiyongyuanshichunjingde，zhiyaojiedi
，dounengjiejuewenti，yincijiedijiuchenglezhenggaigongchengshikouzhongdewannengliangyao。ruxiatusuoshi

假設信號線上有10dBm的de電dian磁ci噪zao聲sheng需xu要yao濾lv除chu，通tong常chang情qing況kuang下xia首shou先xian會hui想xiang到dao用yong電dian容rong進jin行xing濾lv波bo處chu理li


，此ci時shi

，電dian容rong需xu要yao轉zhuan移yi的de地di，就jiu一yi定ding要yao被bei關guan注zhu，地di是shi否fou幹gan淨jing，是shi否fou低di阻zu，是shi否fou存cun在zai地di彈dan效xiao應ying，是shi否fou會hui引yin起qi環huan路lu效xiao應ying等deng等deng。假jia設she地di上shang的de噪zao聲sheng能neng量liang甚shen至zhi比bi濾lv波bo對dui象xiang的de能neng量liang還hai要yao高gao，此ci時shi增zeng加jia電dian容rong，就jiu是shi會hui將jiang地di上shang的de噪zao聲sheng反fan向xiang轉zhuan移yi至zhi信xin號hao線xian上shang
，信xin號hao線xian就jiu成cheng了le最zui理li想xiang的de輻fu射she媒mei介jie。

共模電容

"共模電容"通常指的是差分信號中的共模電容
，它是電路中一個重要的參數，特別是在差分放大器和通信係統中。

在一個差分信號中，有兩種信號：差模信號和共模信號。

1.差模信號（Differential Mode Signal）： 這是兩個輸入信號的差異部分
，即兩個信號的代數差。

2. 共模信號（Common Mode Signal）： 這是兩個輸入信號的平均值或共同部分。

共gong模mo電dian容rong指zhi的de是shi信xin號hao對dui地di的de共gong模mo部bu分fen的de電dian容rong。這zhe個ge電dian容rong對dui於yu一yi些xie電dian路lu來lai說shuo可ke能neng是shi有you害hai的de，尤you其qi是shi在zai差cha分fen放fang大da器qi中zhong。在zai理li想xiang情qing況kuang下xia，差cha分fen放fang大da器qi隻zhi放fang大da差cha模mo信xin號hao，而er不bu對dui共gong模mo信xin號hao產chan生sheng響xiang應ying。然ran而er，實shi際ji電dian路lu中zhong總zong會hui存cun在zai一yi些xie不bu完wan美mei，其qi中zhong一yi個ge影ying響xiang是shi共gong模mo電dian容rong。

共模電容可能導致一些問題，比如：

• 共模噪聲（Common Mode Noise）： 如果輸入信號中有共模噪聲，共模電容可能導致這些噪聲被放大，從而影響電路的性能。

• 共模抑製比（Common Mode Rejection Ratio，CMRR）： 這是衡量差分放大器對共模信號的抑製能力的一個重要指標。共模電容的存在可能會影響CMRR，使得差分放大器對共模信號的抑製能力降低。

如圖1
，3為差模電容
，2為共模電感
，4為共模電容。

yibanlvboqibudandushiyongchamoxianquan，yinweigongmodianganliangbianraoxianbuyizhidengyuanyin
，dianganbidingbuhuixiangtong，yincinengqidaoyidingdechamodiangandezuoyong。ruguochamoganraobijiaoyanzhong
，jiuyaozhuijiachamoxianquan。

差模電容

可以看到，電容特性低頻率高阻抗高頻率低阻抗。濾波器利用電容在高頻時它的低阻抗短路掉差模千擾。(如圖下圖所示: )當頻率為50Hz時

，電容阻抗趨近於無窮大
，相當於短路
，不起任何衰減作用當頻率為500kHz時，電容阻抗很小,根據上式可以看到差模負載的電流衰減為趨近於0如當頻率為500kHz時負載50歐容抗0.05歐。

此時電容分得了99.9%的差模幹擾電流
，而負載隻分得了0.1%的差模幹擾電流也就是說500kHz時，電容使得差模幹擾下降了30dB。

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

探討電容器之頻率特性

如何選擇衝擊電流保護電路的繼電器

具有改進熱管理功能的板載電源

使用光纖測量功率元件功率循環期間的溫度波動

實現最高效的數據轉換：深入了解Achronix JESD204C解決方案