【導讀】在3nm節點，最先進的銅金屬化將被低電阻、無需阻擋層的釕基後段金屬化所取代。這種向釕金屬化的轉變帶來減成圖形化這一新的選擇。這個方法也被稱為“半大馬士革集成”，結合了最小間距互連的減成圖形化與通孔結構的傳統大馬士革。

幫助imec確定使用半大馬士革集成和空氣間隙結構進行3nm後段集成的工藝假設

作者：泛林集團Semiverse™ Solution部門半導體工藝與整合工程師Assawer Soussou博士

• 隨著芯片製造商向3nm及以下節點邁進，後段模塊處理迎來挑戰

• 半大馬士革集成方案中引入空氣間隙結構可能有助於縮短電阻電容的延遲時間

  
  

隨著器件微縮至3nm及以下節點，後段模塊處理迎來許多新的挑戰
，這使芯片製造商開始考慮新的後段集成方案。

在3nm節點，最先進的銅金屬化將被低電阻、無需阻擋層的釕基後段金屬化所取代。這種向釕金屬化的轉變帶來減成圖形化這一新的選擇。這個方法也被稱為“半大馬士革集成”，結合了最小間距互連的減成圖形化與通孔結構的傳統大馬士革。

互連線減成圖形化的優點之一，是提供了轉變至（更）高(gao)深(shen)寬(kuan)比(bi)金(jin)屬(shu)線(xian)的(de)機(ji)會(hui)。但(dan)它(ta)也(ye)有(you)缺(que)點(dian)，那(na)就(jiu)是(shi)會(hui)增(zeng)加(jia)電(dian)容(rong)。如(ru)果(guo)引(yin)入(ru)空(kong)氣(qi)間(jian)隙(xi)結(jie)構(gou)
，支(zhi)持(chi)互(hu)連(lian)線(xian)隔(ge)離(li)，則(ze)可(ke)以(yi)克(ke)服(fu)這(zhe)種(zhong)不(bu)良(liang)影(ying)響(xiang)。因(yin)此(ci)，空(kong)氣(qi)間(jian)隙(xi)常(chang)常(chang)被(bei)視(shi)作(zuo)縮(suo)短(duan)電(dian)阻(zu)電(dian)容(rong)延(yan)遲(chi)時(shi)間(jian)的(de)主(zhu)要(yao)手(shou)段(duan)。

前文提出的半大馬士革集成方案可結合完全空氣間隙集成

，用於最關鍵的最小間距金屬層（M1和M2）。它也可以與傳統的雙大馬士革或混合金屬化方案相結合。

我們支持了imec的一項研究，對先進3nm節點後段集成方案進行分析。研究中

，我們使用SEMulator3D®工藝模擬軟件對半大馬士革集成流程和引入空氣間隙結構進行模擬。這幫助imeczaishichanxianshangjinxingguijingyuanchulizhiqian，jiunenggenghaodilejiejichengqianzaidetiaozhanhexiangguandeshibaifengxian。gaixiangmudemubiaoshiquedingshiyongbandamashigejichenghekongqijianxijiegoujinxing3nm後段集成的工藝假設。

流程模擬

使用SEMulator3D對3nm後段方案的半大馬士革空氣間隙工藝流程進行模擬。圖1展示了關鍵的工藝步驟，其中包括M1釕刻蝕步驟、隨後的空氣間隙閉合、完全自對準通孔圖形化
、完全自對準通孔/M2金屬化、以及最後的M2圖形化。

此次研究中

，為了真實地再現空氣間隙形狀，我們根據imec 10nm半間距金屬互連模塊的透射電子顯微鏡 (TEM) 圖像，對M1釕圖形化和空氣間隙閉合工藝步驟進行校準。

圖1：3nm節點後段半大馬士革空氣間隙工藝流程空氣間隙方麵的挑戰

為了避免潛在的矽晶圓工藝失效
，我們利用SEMulator3D研究了半大馬士革空氣間隙工藝流程中
，空氣間隙閉合相關的挑戰和薄弱環節。

圖2展示了3nm節點半大馬士革空氣間隙工藝麵臨的挑戰。其中，該圖突出展示了空氣間隙閉合後進行平坦化
、以保持介電常數k值和共形性的需求
，以及空氣間隙閉合控製這一關鍵的工藝挑戰。

我們的模擬顯示
，為了避免引入空氣間隙失敗，M1和M2之(zhi)間(jian)應(ying)該(gai)保(bao)留(liu)一(yi)段(duan)最(zui)小(xiao)距(ju)離(li)。換(huan)句(ju)話(hua)說(shuo)，在(zai)完(wan)全(quan)自(zi)對(dui)準(zhun)通(tong)孔(kong)刻(ke)蝕(shi)的(de)第(di)一(yi)步(bu)，必(bi)須(xu)使(shi)用(yong)對(dui)暴(bao)露(lu)的(de)矽(gui)碳(tan)氮(dan)空(kong)氣(qi)間(jian)隙(xi)閉(bi)合(he)介(jie)電(dian)材(cai)料(liao)具(ju)有(you)高(gao)選(xuan)擇(ze)比(bi)的(de)工(gong)藝(yi)。

在隨後的矽碳氮刻蝕工藝步驟中
，為了與下層金屬1liaoxiangjie，xuyaojinxingkeshigongyi，shiguitandanjiediancengchanshengjiaogaodeqingxiedu。zhekeyijianshaoduijianxibihejiediancengdeguodukeshi，bingzaitongkongkeshigongyizhongbaochikongqijianxibihe。tu3左右的模擬結果分別展示了需要的二氧化矽與矽碳氮的刻蝕選擇比，和理想的矽碳氮傾斜度。

圖2：半大馬士革空氣間隙工藝流程挑戰

圖3：空氣間隙閉合的薄弱環節敏感性分析

在模擬中，我們對可以控製和維持空氣間隙閉合和體積的工藝參數進行敏感性分析。其間，通過改變M1光刻關鍵尺寸、矽碳氮間隙閉合介電層厚度、二氧化矽硬掩膜厚度

、M1釕橫向刻蝕和釕高度，我們在SEMulator3D上共進行了200次蒙特卡羅實驗。相關工藝參數和評估參數範圍的詳細信息見圖4。

圖4：空氣間隙閉合工藝敏感性分析

模擬表明，關鍵尺寸越小
，矽碳氮沉積失敗的風險越大，因此
，造成空氣間隙閉合失敗的最大因素是金屬1關鍵尺寸和較小的二氧化矽硬掩膜厚度。此外，金屬1釕厚度和二氧化矽硬掩膜厚度也是影響空氣間隙體積的最大因素（見圖5）。

圖5：工藝敏感性研究結果：

對空氣間隙閉合失敗影響的研究（上2圖）

對空氣間隙體積影響的研究（下2圖）

空氣間隙體積敏感性研究的結果被用於量化對電阻電容降低的影響，相應的分析結果見圖6。

圖6：空氣間隙體積工藝敏感性研究及其對電阻電容降低的影響

主要收獲

在這項研究中，我們使用SEMulator3D模擬為3nm節點後段進行半大馬士革空氣間隙工藝的流程。為了確定為3nm節點後段進行半大馬士革集成的最佳工藝，模擬研究了潛在的薄弱環節和工藝挑戰。

工(gong)藝(yi)流(liu)程(cheng)模(mo)擬(ni)顯(xian)示(shi)，空(kong)氣(qi)間(jian)隙(xi)材(cai)料(liao)的(de)選(xuan)擇(ze)和(he)刻(ke)蝕(shi)工(gong)藝(yi)是(shi)半(ban)大(da)馬(ma)士(shi)革(ge)和(he)空(kong)氣(qi)間(jian)隙(xi)工(gong)藝(yi)方(fang)案(an)能(neng)否(fou)成(cheng)功(gong)的(de)關(guan)鍵(jian)。這(zhe)些(xie)工(gong)藝(yi)模(mo)型(xing)非(fei)常(chang)有(you)價(jia)值(zhi)
，因(yin)為(wei)imec不用經曆耗時、耗財的矽晶圓製造過程，就能研究3nm後段工藝方案的關鍵工藝。

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻
、圖片

、文字如涉及作品版權問題
，請聯係小編進行處理。

推薦閱讀：

如何使用電子保險絲克服傳統保護器件的局限性

第十二屆中國（西部）電子信息博覽會邀請函

第103屆中國電子展邀請函

物聯網設備: GSMA eSIM卡的最佳時機到了嗎
？

超結MOS/低壓MOS在5G基站電源上的應用