【導讀】MOS 晶體管正在按比例縮小，以限度地提高集成電路內的封裝密度。這導致氧化物厚度的減少，進而降低了 MOS 器件的閾值電壓。在較低的閾值電壓下，漏電流變得很大並有助於功耗。這就是為什麼了解 MOS 晶體管中各種類型的漏電流至關重要。

MOS 晶體管正在按比例縮小
，以限度地提高集成電路內的封裝密度。這導致氧化物厚度的減少，進而降低了 MOS 器件的閾值電壓。在較低的閾值電壓下
，漏電流變得很大並有助於功耗。這就是為什麼了解 MOS 晶體管中各種類型的漏電流至關重要。

在我們嚐試了解各種漏電流成分之前

，讓我們先回顧一下 MOS 晶體管的概念。這將幫助我們更好地了解該主題。

回顧 MOS 晶體管結構

MOS 晶體管結構由金屬、氧化物和半導體結構（因此稱為 MOS）組成。

考慮一個 NMOS 晶體管
，它具有 p 襯底和 n+ 擴散阱作為漏極端子和源極端子。氧化物層由 SiO 2製成，並生長在漏極和源極之間的溝道上方。柵極端由n+摻雜的多晶矽或鋁製成。

圖 1.  NMOS 晶體管的鳥瞰圖。所有圖片來自 SM Kang
，Y. Leblebici，CMOS 數字集成電路， TMH
，2003，第 3 章，第 83-93 頁

在無偏置條件下，漏極/源極和襯底界麵處的 pn 結是反向偏置的。三極管的能帶圖如圖2所示。

圖 2. 無偏置 NMOS 晶體管的能帶圖

如您所見

，金屬
、氧化物和半導體的費米能級自行對齊。由於氧化物-半導體界麵處的電壓降，Si 能帶中存在彎曲。內置電場的方向是從金屬到氧化物再到半導體，電壓降的方向與電場的方向相反。

這種電壓降是由於金屬和半導體之間的功函數差異而發生的（部分電壓降發生在氧化物上，其餘電壓降發生在 Si-SiO 2 界麵上）。功函數是電子從費米能級逃逸到自由空間所需的能量。您可以在Jordan Edmunds 的這段視頻中了解有關 MOS 晶體管能帶圖和能帶彎曲的更多信息。

積累

接下來
，假設柵極具有負電壓，而漏極和襯底接地的源極。由於負電壓
，襯底中的空穴（多數載流子）被吸引到表麵。這種現象稱為積累。基板中的少數載流子（電子）被推回到基板深處。下麵給出相應的能帶圖。

圖 3.柵極端負電壓的 NMOS 晶體管的能帶圖

由於電場的方向是從半導體到氧化物再到金屬，因此能帶向相反方向彎曲。另外，請注意費米能級的變化。

耗盡區和耗盡區

或(huo)者(zhe)，考(kao)慮(lv)柵(zha)極(ji)電(dian)壓(ya)剛(gang)好(hao)大(da)於(yu)零(ling)。空(kong)穴(xue)被(bei)排(pai)斥(chi)回(hui)到(dao)襯(chen)底(di)中(zhong)

，通(tong)道(dao)中(zhong)的(de)任(ren)何(he)移(yi)動(dong)電(dian)荷(he)載(zai)流(liu)子(zi)都(dou)被(bei)耗(hao)盡(jin)。這(zhe)種(zhong)現(xian)象(xiang)稱(cheng)為(wei)耗(hao)盡(jin)，會(hui)產(chan)生(sheng)比(bi)無(wu)偏(pian)條(tiao)件(jian)下(xia)更(geng)寬(kuan)的(de)耗(hao)盡(jin)區(qu)。

圖 4.  NMOS 中的耗盡區

圖 5. 圖 4 中 NMOS 耗盡區的相應能帶圖

由於電場是從金屬到氧化物再到半導體，因此能帶向下彎曲。

地表反轉

如果進一步提高柵極的正電壓
，則襯底中的少數載流子（電子）被吸引到溝道表麵。這種現象稱為表麵反轉，表麵剛好反轉時的柵極電壓稱為閾值電壓 (Vth )。

圖 6.  NMOS 晶體管的表麵反轉

圖 7.圖 6 中 NMOS 晶體管的相應能帶圖

電子在源極和漏極之間形成傳導通道。如果漏極電壓隨後從零電位增加，則漏極電流 (Id )開始在源極和漏極之間流動。能帶進一步向下彎曲並在半導體-氧化物界麵處彎曲。

這裏，本征費米能級小於 p 型襯底的費米能級。這支持了這樣的觀點
，即在表麵
，半導體是 n 型的（在 n 型材料的能帶圖中，本征費米能級的能級低於施主能級）。

免責聲明：本文為轉載文章
，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題

，請聯係小編進行處理。

推薦閱讀：

SEMI-e 第五屆深圳國際半導體展 | 圓滿落幕
，再啟“芯”程

充分理解電感式升壓原理

可能毀掉您設計的 PCB 布局樣式錯誤

什麼是傳輸門（模擬開關）

解析DDR設計中容性負載補償的作用