【導讀】關於容性負載的介紹

，高速先生之前有寫過一遍文章《DDR3係列之容性負載補償，你聽都沒聽過
？》，今天我們進一步研究一下。先來了解一下容性負載和感性負載對鏈路阻抗的影響。仿真鏈路模型如下圖所示。鏈路中有三段50Ω的理想傳輸線，第一段和第二段之間增加一個電容模擬容性負載
，第二段和第三段之間增加一個電感模擬感性負載
，鏈路末端是一個1KΩ的電阻相當於開路。利用TDR仿真工具看整個鏈路的阻抗情況。

關於容性負載的介紹
，高速先生之前有寫過一遍文章《DDR3係列之容性負載補償，你聽都沒聽過？》
，今天我們進一步研究一下。先來了解一下容性負載和感性負載對鏈路阻抗的影響。仿真鏈路模型如下圖所示。鏈路中有三段50Ω的理想傳輸線，第一段和第二段之間增加一個電容模擬容性負載，第二段和第三段之間增加一個電感模擬感性負載，鏈路末端是一個1KΩ的電阻相當於開路。利用TDR仿真工具看整個鏈路的阻抗情況。

這(zhe)裏(li)先(xian)簡(jian)單(dan)介(jie)紹(shao)一(yi)下(xia)阻(zu)抗(kang)曲(qu)線(xian)結(jie)果(guo)如(ru)何(he)看(kan)。坐(zuo)標(biao)橫(heng)軸(zhou)表(biao)示(shi)時(shi)間(jian)
，對(dui)應(ying)傳(chuan)輸(shu)線(xian)從(cong)一(yi)端(duan)看(kan)過(guo)去(qu)不(bu)同(tong)傳(chuan)輸(shu)時(shi)刻(ke)的(de)位(wei)置(zhi)點(dian)，坐(zuo)標(biao)縱(zong)軸(zhou)表(biao)示(shi)阻(zu)抗(kang)值(zhi)。從(cong)下(xia)麵(mian)阻(zu)抗(kang)曲(qu)線(xian)來(lai)看(kan)。鏈(lian)路(lu)在(zai)傳(chuan)輸(shu)1ns時阻抗發生變化
，而在鏈路中第一段傳輸線的傳輸時延是0.5ns。為(wei)什(shen)麼(me)時(shi)間(jian)刻(ke)度(du)不(bu)對(dui)應(ying)呢(ne)？原(yuan)因(yin)是(shi)看(kan)鏈(lian)路(lu)時(shi)域(yu)阻(zu)抗(kang)的(de)方(fang)法(fa)是(shi)通(tong)過(guo)信(xin)號(hao)反(fan)射(she)原(yuan)理(li)
，比(bi)較(jiao)輸(shu)入(ru)電(dian)壓(ya)和(he)反(fan)射(she)回(hui)來(lai)的(de)電(dian)壓(ya)幅(fu)值(zhi)。脈(mai)衝(chong)信(xin)號(hao)需(xu)要(yao)有(you)一(yi)個(ge)來(lai)回(hui)的(de)過(guo)程(cheng)。所(suo)以(yi)阻(zu)抗(kang)曲(qu)線(xian)中(zhong)時(shi)間(jian)點(dian)實(shi)際(ji)是(shi)傳(chuan)輸(shu)線(xian)時(shi)延(yan)的(de)兩(liang)倍(bei)。

從cong上shang麵mian鏈lian路lu阻zu抗kang曲qu線xian結jie果guo來lai看kan，容rong性xing負fu載zai導dao致zhi鏈lian路lu阻zu抗kang瞬shun間jian降jiang低di，然ran後hou又you緩huan慢man上shang升sheng恢hui複fu到dao原yuan來lai走zou線xian阻zu抗kang。感gan性xing負fu載zai導dao致zhi鏈lian路lu阻zu抗kang先xian慢man慢man升sheng高gao，然ran後hou緩huan慢man恢hui複fu到dao鏈lian路lu阻zu抗kang上shang。對dui於yu鏈lian路lu中zhong的de出chu現xian的de容rong性xing突tu變bian和he感gan性xing突tu變bian，信xin號hao感gan受shou到dao的de阻zu抗kang變bian化hua並bing不bu是shi隻zhi存cun在zai一yi瞬shun間jian的de，而er是shi隨sui時shi間jian變bian化hua的de。

了解了鏈路中容性負載和感性負載對鏈路阻抗的影響後，下麵我們就來看看在DDR的Fly_By設計鏈路中容性負載對鏈路阻抗的影響。如下是常見的DDR一拖五的Fly_By拓撲的設計方案，鏈路中一個主控拖五個負載顆粒，端接電阻放在最後一個顆粒後麵。

我們先對比下做容性負載補償前後DDR鏈路前端顆粒信號質量情況，因為對於Fly_By鏈路，前端顆粒的信號質量是最差的。下圖是有無做容性負載補償鏈路中前端顆粒仿真得出的信號眼圖。

從以上仿真結果來看，當沒有做容性負載補償時前端顆粒接收信號眼高為193mV，而做了容性負載補償之後，信號眼高升高到303mV。因此在多負載鏈路中
，容性負載補償對負載信號質量有明顯地改善。

那na容rong性xing負fu載zai對dui鏈lian路lu究jiu竟jing是shi產chan生sheng怎zen樣yang的de影ying響xiang呢ne？容rong性xing負fu載zai補bu償chang具ju體ti需xu要yao怎zen麼me做zuo，為wei什shen麼me做zuo容rong性xing負fu載zai補bu償chang可ke以yi改gai善shan鏈lian路lu上shang的de信xin號hao質zhi量liang？下xia麵mian就jiu通tong過guo對dui鏈lian路lu阻zu抗kang的de觀guan察cha分fen析xi進jin行xing闡chan述shu。

分別提取上麵鏈路中支路走線做容性負載補償前後的S參數
，利用仿真軟件看鏈路TDR詳情如下，探測點選在主控一端。藍色曲線是未做容性負載補償的鏈路阻抗，區域1主幹道阻抗是40Ω，分支部分阻抗最低約32Ω
，區域2平均阻抗大致為34Ω。紅色曲線是做容性負載補償的鏈路阻抗結果，分支部分剛開始的阻抗趨向50Ω,但會馬上下降，分支部分阻抗最低約37Ω, 區域2平均阻抗大致為41Ω。

由上麵的純鏈路阻抗結果分析可知，信號在分支部分感受到的阻抗會比實際走線阻抗偏低6-10Ω
，而容性負載補償就是將分支部分的阻抗故意抬高，使得鏈路整體阻抗更趨於匹配。

前麵我們隻考慮了分支Stub和過孔的影響。除了這些影響因素，芯片封裝電容和Die電dian容rong也ye是shi影ying響xiang鏈lian路lu阻zu抗kang的de重zhong要yao原yuan因yin，這zhe些xie因yin素su將jiang導dao致zhi鏈lian路lu阻zu抗kang更geng低di。下xia麵mian我wo們men接jie著zhe分fen析xi鏈lian路lu增zeng加jia芯xin片pian寄ji生sheng電dian容rong的de影ying響xiang。由you於yu一yi般ban芯xin片pian的de寄ji生sheng電dian容rong值zhi大da致zhi在zai3pF左右
，故我們在每一個負載位置掛一個3pF的電容來模擬芯片寄生電容的影響。下麵是增加芯片寄生電容前後鏈路阻抗曲線結果。

由上麵兩張阻抗曲線結果圖來看，芯片寄生電容的影響將導致鏈路阻抗再降低5Ω左右。沒有做容性負載補償時，信號在分支部分感受到的阻抗隻有30Ω。而做了容性負載補償的鏈路，信號在分支部分感受到的阻抗大致為35Ω
，這可能比主幹道的40Ω還是偏差較大，但也是更趨於接近了。

下圖是一個DDR一拖三Fly_By鏈路的阻抗測試結果，主幹道和支路走線阻抗都控製在50Ω，沒有做容性負載補償處理。綠色曲線是光板阻抗測試結果，紅色曲線是貼了DDR顆粒的阻抗測試結果。可以看出光板情況下分支部分阻抗會比主幹道偏低3Ω，而增加了顆粒封裝寄生電容的影響，分支部分阻抗隻有44Ω
，比主幹道阻抗偏低6Ω。

由以上測試和仿真結果分析可知，在多負載的Fly_By鏈路中，由於分支Stub，過孔寄生電容，芯片封裝電容和Die電dian容rong等deng因yin素su，導dao致zhi負fu載zai呈cheng容rong性xing，使shi得de信xin號hao在zai支zhi路lu部bu分fen感gan受shou到dao的de阻zu抗kang將jiang會hui比bi實shi際ji走zou線xian阻zu抗kang偏pian低di。而er容rong性xing負fu載zai補bu償chang就jiu是shi事shi先xian將jiang支zhi路lu部bu分fen走zou線xian阻zu抗kang做zuo高gao，或huo者zhe將jiang主zhu幹gan線xian阻zu抗kang降jiang低di

，用yong以yi平ping衡heng或huo者zhe抵di消xiao容rong性xing負fu載zai導dao致zhi阻zu抗kang偏pian低di的de影ying響xiang，使shi得de鏈lian路lu整zheng體ti阻zu抗kang更geng趨qu近jin於yu匹pi配pei，從cong而er改gai善shan信xin號hao質zhi量liang。

（來源： 高速先生微信公眾號

，作者：孫小兵）

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片
、文字如涉及作品版權問題
，請聯係小編進行處理。

推薦閱讀：

Σ －Δ ADC的高精度數模轉化，是如何實現的
？

優化智能存儲適配器性能

如何進行小電流／高阻抗測量

具有高性價比的無線 MCU 如何幫助您將低功耗 Bluetooth®︎ 技術應用到更多產品中

重磅！SEMI-e第五屆深圳國際半導體技術暨應用展今日盛大開幕！