泛林集團計算產品部副總裁David Fried接受了行業媒體Semiconductor Engineering (SE)的采訪，探討並分享他對於芯片縮放、晶體管
、新型架構和封裝等話題的看法。以下內容節選自采訪原文。

 

 

Dr. Fried：算力全麵提升10倍也不嫌多。因為所有的一切都需要算力，包括每個用戶交互點
、cunchudianhemeiyicijisuandejiedian
，genggaodesuanlizongshiyouyongde，zaisuanlizhegefangmiandexuqiumeiyouzhijing。muqiandeyuanchengbangonghechangshijianjujiagengshijinyibutuidonglesuanlixuqiu。

 

 

Dr. Fried：PPAY（即功率、性能、麵積和良率）或PPAC（即功率、性能、麵積和成本
，如果我們想特指成本）一直是所有產品開發避不開的要素。我們始終在努力跨越與之相關的障礙
，也一直被PPAC或PPAY製(zhi)約(yue)。我(wo)們(men)的(de)目(mu)標(biao)是(shi)推(tui)動(dong)涵(han)蓋(gai)所(suo)有(you)要(yao)素(su)的(de)整(zheng)體(ti)發(fa)展(zhan)
，但(dan)有(you)時(shi)在(zai)某(mou)個(ge)方(fang)麵(mian)的(de)突(tu)破(po)可(ke)能(neng)更(geng)明(ming)顯(xian)一(yi)些(xie)。但(dan)是(shi)我(wo)們(men)的(de)挑(tiao)戰(zhan)來(lai)自(zi)於(yu)不(bu)同(tong)的(de)組(zu)合(he)，因(yin)為(wei)整(zheng)個(ge)係(xi)統(tong)性(xing)能(neng)得(de)到(dao)提(ti)升(sheng)才(cai)是(shi)最(zui)重(zhong)要(yao)的(de)。回(hui)顧(gu)發(fa)展(zhan)的(de)曆(li)史(shi)
，有(you)時(shi)候(hou)隻(zhi)需(xu)調(tiao)整(zheng)芯(xin)片(pian)時(shi)鍾(zhong)頻(pin)率(lv)就(jiu)能(neng)實(shi)現(xian)係(xi)統(tong)級(ji)性(xing)能(neng)的(de)巨(ju)大(da)進(jin)步(bu)，但(dan)也(ye)有(you)時(shi)是(shi)需(xu)要(yao)通(tong)過(guo)電(dian)源(yuan)管(guan)理(li)技(ji)術(shu)來(lai)做(zuo)到(dao)這(zhe)一(yi)點(dian)。無(wu)論(lun)如(ru)何(he)，我(wo)們(men)所(suo)麵(mian)對(dui)的(de)最(zui)關(guan)鍵(jian)要(yao)素(su)還(hai)是(shi)功(gong)率(lv)
、性能、麵積以及良率或成本，也就是說必須至少在其中一個領域取得進步才能推動整體係統性能的提升，而這句話裏的“領域”是在不斷變化的。

 

在我看來
，基線晶體管縮放一直是係統整體性能發展的一大重要推動力，這裏的升級可以是任何形式的，包括逐步提升性能、功(gong)率(lv)表(biao)現(xian)或(huo)晶(jing)體(ti)管(guan)均(jun)勻(yun)縮(suo)放(fang)與(yu)增(zeng)強(qiang)的(de)一(yi)致(zhi)性(xing)等(deng)。現(xian)在(zai)來(lai)看(kan)，晶(jing)體(ti)管(guan)縮(suo)放(fang)顯(xian)然(ran)還(hai)是(shi)非(fei)常(chang)必(bi)要(yao)的(de)，這(zhe)體(ti)現(xian)在(zai)很(hen)多(duo)方(fang)麵(mian)。舉(ju)例(li)來(lai)說(shuo)，即(ji)使(shi)不(bu)是(shi)性(xing)能(neng)本(ben)身(shen)的(de)提(ti)升(sheng)，隻(zhi)要(yao)縮(suo)放(fang)能(neng)提(ti)升(sheng)密(mi)度(du)就(jiu)值(zhi)得(de)去(qu)努(nu)力(li)

，因(yin)為(wei)這(zhe)樣(yang)我(wo)們(men)能(neng)增(zeng)加(jia)同(tong)等(deng)麵(mian)積(ji)的(de)核(he)心(xin)性(xing)能(neng)。有(you)些(xie)人(ren)可(ke)能(neng)並(bing)不(bu)在(zai)乎(hu)晶(jing)體(ti)管(guan)本(ben)身(shen)的(de)性(xing)能(neng)提(ti)升(sheng)。但(dan)是(shi)，如(ru)果(guo)能(neng)通(tong)過(guo)晶(jing)體(ti)管(guan)縮(suo)放(fang)比(bi)如(ru)將(jiang)GPU的核心性能增加10%
，jinzheyidianjiunengrangxitongxingnengxiangqiankuayidabu，yinweihenduoyuanxianxuyaozhuandaowaibuchulideshujujiaohurujinzaihexinneibujiukeyiwanchengle
，zheyangchulisuduhuiyoudafutisheng。yejiushishuo，jinjintongguosuofangtishengdanpianjicheng，yekeyishixianjudadexitongjitisheng。danwomenyiranyaomianduiciqiandezhiyueyinsu，yeyizhizaigegefangmianzuochunuli。wulunruhe，zuizhongdemubiaoshizhongmeiyoubian，najiushishixianxitongjidexingnengtisheng。yinci，womenjiyuPPAC或PPAY采取的一些辦法整體上沒有太大變化，不存在變革的“拐點”。現在，我們依然試圖在某些方麵取得突破並由此提升係統級的性能。隻要市場需求依然存在，我們就能提供更高的算力和存儲。

 

 

Dr. Fried：從平麵晶體管向FinFET過(guo)渡(du)主(zhu)要(yao)是(shi)柵(zha)極(ji)長(chang)度(du)縮(suo)小(xiao)的(de)局(ju)限(xian)性(xing)引(yin)起(qi)的(de)轉(zhuan)變(bian)。為(wei)更(geng)好(hao)地(di)控(kong)製(zhi)器(qi)件(jian)的(de)靜(jing)電(dian)
，整(zheng)個(ge)行(xing)業(ye)都(dou)轉(zhuan)向(xiang)了(le)雙(shuang)柵(zha)極(ji)架(jia)構(gou)，這(zhe)就(jiu)涉(she)及(ji)到(dao)幾(ji)納(na)米(mi)的(de)柵(zha)極(ji)縮(suo)放(fang)，並(bing)進(jin)一(yi)步(bu)創(chuang)造(zao)了(le)新(xin)的(de)晶(jing)體(ti)管(guan)縮(suo)放(fang)維(wei)度(du)。我(wo)們(men)可(ke)以(yi)提(ti)升(sheng)高(gao)度(du)，讓(rang)同(tong)等(deng)封(feng)裝(zhuang)麵(mian)積(ji)有(you)更(geng)大(da)的(de)有(you)效(xiao)寬(kuan)度(du)，這(zhe)樣(yang)可(ke)以(yi)讓(rang)整(zheng)個(ge)過(guo)渡(du)更(geng)平(ping)穩(wen)。全(quan)包(bao)圍(wei)柵(zha)極(ji)好(hao)處(chu)在(zai)於(yu)完(wan)全(quan)控(kong)製(zhi)器(qi)件(jian)的(de)靜(jing)電(dian)，這(zhe)將(jiang)帶(dai)來(lai)額(e)外(wai)幾(ji)個(ge)納(na)米(mi)的(de)柵(zha)極(ji)縮(suo)放(fang)。而(er)正(zheng)是(shi)這(zhe)幾(ji)個(ge)納(na)米(mi)的(de)差(cha)異(yi)開(kai)啟(qi)了(le)新(xin)的(de)縮(suo)放(fang)維(wei)度(du)。如(ru)果(guo)將(jiang)來(lai)我(wo)們(men)可(ke)以(yi)實(shi)現(xian)互(hu)補(bu)式(shi)FET——例如彼此堆疊的nFET和pFET——這將給我們額外的邏輯縮放優勢。

我們從獲得靜電控製優勢開始
，以實現柵極長度縮放，並由此創造了全新的縮放維度。盡管如此

，從FinFET過渡到全包圍柵極（納米線或納米片）可能沒有之前這麼順利，因為新的架構需要我們在結構之下執行工藝
，這是一個非常大的改變
，且具有挑戰性。在FinFET時代，我們需要在側壁上更好地執行半導體工藝
，但我們仍然可以看到整個過程。在全包圍柵極納米片/納米線結構中，處理過程中所涉及的架構將是看不到的，這樣進行測定的難度就會大幅提升。因此，向全包圍柵極過渡更具有挑戰性。

 

 

Dr. Fried：我們應該歡迎在係統層麵的任何創新，包括晶體管縮放、芯片架構改進和3D集(ji)成(cheng)化(hua)封(feng)裝(zhuang)
，綜(zong)合(he)所(suo)有(you)這(zhe)些(xie)進(jin)步(bu)才(cai)能(neng)滿(man)足(zu)最(zui)高(gao)的(de)係(xi)統(tong)性(xing)能(neng)要(yao)求(qiu)。現(xian)在(zai)的(de)市(shi)場(chang)對(dui)係(xi)統(tong)的(de)需(xu)求(qiu)非(fei)常(chang)多(duo)樣(yang)化(hua)。曾(zeng)經(jing)的(de)市(shi)場(chang)沒(mei)有(you)這(zhe)麼(me)分(fen)化(hua)
，當(dang)時(shi)一(yi)切(qie)都(dou)是(shi)以(yi)CPU為重。回看過去
，我們曾經的係統級性能改進方案很像是瑞士軍刀，也就是說所有的方法，無論對應的是晶體管、互連、封裝還是集成
，都是為一個更大的整體方案服務。

 

如今，市場需求已經出現多樣化
，每個係統都有自己獨特的需求。如果沿著這些多樣化的路徑發展，我們可能需要在晶體管、封裝和互連等每個領域做出不同的方案，也就是說要以不同的方式優化每個係統。例如，由於不同係統有不同的要求和需求，一個3D集成方案的內存、I/O和計算單元配置可能完全不同於另一個方案的配置。這裏麵要抉擇的東西非常多，一旦芯片架構發生變化，相關的技術、封裝和互連方法也要隨之改變。我很期待能看到這樣多樣化的係統性能要求究竟能給這個行業帶來怎樣的變化。