我們有能力創造一些能保持前代性能並且更好更小的電子設備，例如今天的可穿戴設備

、智(zhi)能(neng)手(shou)機(ji)或(huo)平(ping)板(ban)電(dian)腦(nao)，這(zhe)是(shi)由(you)於(yu)很(hen)多(duo)因(yin)素(su)超(chao)過(guo)摩(mo)爾(er)定(ding)律(lv)而(er)快(kuai)速(su)發(fa)展(zhan)，從(cong)而(er)能(neng)夠(gou)從(cong)底(di)層(ceng)的(de)嵌(qian)入(ru)組(zu)件(jian)發(fa)展(zhan)到(dao)今(jin)天(tian)把(ba)它(ta)們(men)封(feng)裝(zhuang)在(zai)一(yi)起(qi)。關(guan)於(yu)後(hou)者(zhe)，扇(shan)出(chu)晶(jing)圓(yuan)級(ji)封(feng)裝(zhuang)（FOWLP）正在迅速成為新的芯片和晶圓級封裝技術，並被預測會成為下一代緊湊型，高性能的電子設備的基礎。

 

而用常規的倒裝芯片 WLP 方案中 I/O 端子散布在芯片表麵麵積，從而限製了 I/O 連接的數目，FOWLP 在一個環氧模製化合物（EMC）中嵌入每個裸片時，每個裸片間的空隙有一個額外的 I/O 連接點，這樣 I/O 數會更高並且的對矽利用率也有所提高。再分布層（RDLs）由物理氣相沉積（PVD）形成，並和隨後的電鍍以及微影圖案，重新規劃從裸片上的 I/O 鏈接到外圍環氧樹脂區域的路線。

FOWLP 處理流程

 

利用 FOWLP，具有成千上萬 I/O 點dian的de半ban導dao體ti器qi件jian可ke通tong過guo兩liang到dao五wu微wei米mi間jian隔ge線xian實shi現xian無wu縫feng連lian接jie
，從cong而er使shi互hu連lian密mi度du最zui大da化hua
，同tong時shi實shi現xian高gao帶dai寬kuan數shu據ju傳chuan輸shu。去qu除chu基ji板ban顯xian著zhu節jie約yue了le成cheng本ben。

 

伴隨 FOWLP，如今我們才有能力在這些模片上嵌入一些異構設備包括基帶處理器
，射頻收發器和電源管理 IC，從而實現了最新一代的超薄可穿戴和移動無線設備。因為不間斷的線和節約的空間，FOWLP 有潛力適用於更高性能的設備，包括內存和應用處理器，FOWLP 能夠應用到新的市場，包括汽車和醫療應用甚至更多。

 

今天業內領先的 FOWLP 應用產商包括了 Amkor， ASE， Freescale， NANIUM， STATS ChipPAC
， 和台積電，台積電由於其廣泛報道的與蘋果公司生產 iphone7 的 a10 處理器的合同，成為最受注目的供應商 – 據說此部分歸功於台積電成熟的基於 FOWLP 的 inFO 技術。

 

據研究公司 YoleDéveloppement 公司於 2015 年 9 月發布的名為“FO WLP Forecast update 09/2015”的報道
，台積電發布的 inFO 格式有望把 FOWLP 的工業封裝收益從 2015 年的$ 240M 在 2020 年增至$ 2.4B。隨著預期的 54％複合年增長率，Yole 預計 FOWLP 將成為半導體工業裏發展最快的先進封裝技術。

 

發熱量低，高速處理

 

所有扇出晶圓以單裸片嵌入 EMC 為特征，旋轉介質圍繞著 RDL。這些材料呈現一些獨有的問題
，包括吸濕性，過量放氣和有限的耐熱性。如果不妥善處理
，在金屬沉積階段的汙染會危及接觸電阻。

 

而傳統的矽電路可承受的熱量高達 400℃，可以在一分鍾內進行脫氣。FOWLP 中使用的介質和 EMC 耐熱性接近 120℃，wenduchaoguozhegeyuzhihuidaozhifenjieheguodujingyuanqiaoqu。zaizheyangdidewenduxiatuoqijingpian


，ziranxuyaojiaochangdeshijianliang，bingqiedadajianshaolechangguidejianshexitongdetuntuliang。

 

多晶片脫氣（MWD）的技術已經成為一個引人注目的解決方法
，在晶片單獨轉移到後續的預清潔和濺射沉積之前
，高達 75 個的晶片可以並行在 120℃下脫氣，而不會破壞真空狀態。

 

用這種方法
，晶片被動態地在幹淨

，高度真空條件下泵浦，將加熱晶片的輻射熱直接傳遞給低於封裝應用規定的溫度

 

在 MWD 內每個晶片所花時間達到 30 分鍾，但因為它們是並行處理的
，“幹”晶片每 60 至 90 秒輸出進入到金屬沉積
，每小時晶片輸出數在 30 到 50 之間。相比於單晶片脫氣技術，此方法使 PVD 係統流量增大 2-3 倍。基於鈍化厚度增加的更低熱預算的材料出現
，更長時間的脫氣對係統容量不會產生影響。

 

這zhe些xie好hao處chu是shi不bu容rong易yi實shi現xian的de
，除chu非fei我wo們men能neng夠gou克ke服fu隨sui之zhi而er來lai的de翹qiao曲qu挑tiao戰zhan。環huan氧yang模mo晶jing片pian可ke以yi在zai固gu化hua後hou翹qiao曲qu


，翹qiao曲qu的de尺chi寸cun和he形xing狀zhuang是shi由you嵌qian入ru晶jing片pian的de位wei置zhi
、晶片形狀和密度決定的。因此
，一個 FOWLP PVD 係統必須能夠使化溫度引起的形狀變化達到最小，和能夠容納彎曲度達 10mm 的晶片。工業中對於可接受的彎曲閾值可能低於 6mm，但是，在一個 6mm＋翹曲的基板上完成均勻厚度的導體是不太容易。

 

完整至上

 

成功脫氣後
，但在金屬沉積之前，FO jingpianzaidenglizitishikemokuaizhongyuqingjie。zheyouzhuyucongchutouquchuweiliangyanghuawuceng，danshiyouyuchutouzhouweideyoujijiezhidehunhewu，jiangdaozhitanduijiyushibi。zhexietanbuyizhanfudaotaociqiangshidebiaomian，bingqieruguobuzaixiguanli
，kenenghuidaozhizaoqikelipolie。

 

新原位粘貼技術使這些沉積碳在預清洗過程中更好地吸附在室表麵，實現超過 6000 片晶圓的保護性間隔維持。這種方法可以通過減少專用晶片糊劑的頻率，大大提高產量。使用傳統技術
，每生產 10 至 20 個晶片就要為室粘貼而暫停生產。

 

FOWLP 對於超小型
、高 I/O 電子設備的好處，比主流 FOWLP 所麵臨的上述技術壁壘要重要的多。有了克服阻礙 FOWLP 工藝的脫氣，翹曲和完整性這些困難的能力，電子產品製造商可以消除影響生產速度和產率的阻力，同時釋放 FOWLP 的全部潛力。