1 高速信號走線屏蔽規則

 

 

如上圖所示：在高速的PCB設計中
，時鍾等關鍵的高速信號線
，則需要進行屏蔽處理，如果沒有屏蔽或隻屏蔽了部分，都是會造成EMI的泄漏。建議屏蔽線，每1000mil，打孔接地。

 

2 高速信號的走線閉環規則

 

由於PCB板的密度越來越高，很多PCB layout工程師在走線的過程中，很容易出現這種失誤，如下圖所示：

 

 

時鍾信號等高速信號網絡，在多層的PCB走線的時候產生了閉環的結果，這樣的閉環結果將產生環形天線，增加EMI的輻射強度。

 

3 高速信號的走線開環規則

 

規則二提到高速信號的閉環會造成EMI輻射
，同樣的開環同樣會造成EMI輻射
，如下圖所示：

 

 

時鍾信號等高速信號網絡，在多層的PCB走線的時候產生了開環的結果，這樣的開環結果將產生線形天線
，增加EMI的輻射強度。在設計中我們也要避免。

 

4 高速信號的特性阻抗連續規則

 

高速信號，在層與層之間切換的時候必須保證特性阻抗的連續

，否則會增加EMI的輻射，如下圖：

 

 

也就是：同層的布線的寬度必須連續，不同層的走線阻抗必須連續。

 

5 高速PCB設計的布線方向規則

 

相鄰兩層間的走線必須遵循垂直走線的原則，否則會造成線間的串擾，增加EMI輻射，如下圖：

 

 

相鄰的布線層遵循橫平豎垂的布線方向

，垂直的布線可以抑製線間的串擾。

 

6 高速PCB設計中的拓撲結構規則

 

在高速PCB設(she)計(ji)中(zhong)有(you)兩(liang)個(ge)最(zui)為(wei)重(zhong)要(yao)的(de)內(nei)容(rong)
，就(jiu)是(shi)線(xian)路(lu)板(ban)特(te)性(xing)阻(zu)抗(kang)的(de)控(kong)製(zhi)和(he)多(duo)負(fu)載(zai)情(qing)況(kuang)下(xia)的(de)拓(tuo)撲(pu)結(jie)構(gou)的(de)設(she)計(ji)。在(zai)高(gao)速(su)的(de)情(qing)況(kuang)下(xia)
，可(ke)以(yi)說(shuo)拓(tuo)撲(pu)結(jie)構(gou)的(de)是(shi)否(fou)合(he)理(li)直(zhi)接(jie)決(jue)定(ding)
，產(chan)品(pin)的(de)成(cheng)功(gong)還(hai)是(shi)失(shi)敗(bai)。

 

 

如上圖所示，就是我們經常用到的菊花鏈式拓撲結構。這種拓撲結構一般用於幾Mhz的情況下為益。高速的拓撲結構我們建議使用後端的星形對稱結構。

 

7 走線長度的諧振規則

 

 

檢查信號線的長度和信號的頻率是否構成諧振，即當布線長度為信號波長1／4的時候的整數倍時，此布線將產生諧振，而諧振就會輻射電磁波
，產生幹擾。

 

8 回流路徑規則

 

 

suoyoudegaosuxinhaobixuyoulianghaodehuiliulujing。jinkenengdebaozhengshizhongdenggaosuxinhaodehuiliulujingzuixiao。fouzehuijidadezengjiafushe，bingqiefushededaxiaohexinhaolujinghehuiliulujingsuobaoweidemianjichengzhengbi。

 

9 器件的退耦電容擺放規則

 

 

退耦電容的擺放的位置非常的重要。不合理的擺放位置，是根本起不到退耦的效果。退耦電容的擺放的原則是：靠近電源的管腳，並且電容的電源走線和地線所包圍的麵積最小。

 

 

推薦閱讀：