接地層

 

接地層概念還可以延伸，包括電壓層。電壓層提供類似於接地層的優勢—極低阻抗的導體—但隻用於一個（或多個）xitongdianyuandianya。yinci
，xitongkenengjuyouduogedianyacengyijijiediceng。suiranjiedicengkeyijiejuehenduodizukangwenti，dantamenbingfeilingdanmiaoyao。jishishiyipianlianxudetongbo，yehuiyoucanliudianzuhediangan
；在zai特te定ding情qing況kuang下xia
，這zhe些xie就jiu足zu以yi妨fang礙ai電dian路lu正zheng常chang工gong作zuo。設she計ji人ren員yuan應ying該gai注zhu意yi不bu要yao在zai接jie地di層ceng注zhu入ru很hen高gao電dian流liu，因yin為wei這zhe樣yang可ke能neng產chan生sheng壓ya降jiang
，從cong而er幹gan擾rao敏min感gan電dian路lu。

 

保持低阻抗大麵積接地層對目前所有模擬電路都很重要。接地層不僅用作去耦高頻電流（源於快速數字邏輯）的低阻抗返回路徑，還能將EMI/RFI輻射降至最低。由於接地層的屏蔽作用
，電路受外部EMI/RFI的影響也會降低。

 

接地層還允許使用傳輸線路技術（微帶線或帶狀線）傳輸高速數字或模擬信號，此類技術需要可控阻抗。

 

由於“總線(bus wire)”在大多數邏輯轉換等效頻率下具有阻抗，將其用作“地”完全不能接受。例如，#22標準導線具有約20nH/in的電感。由邏輯信號產生的壓擺率為10mA/ns的瞬態電流，流經1英寸該導線時將形成200mV的無用壓降：

 

 

對於具有2V峰峰值範圍的信號，此壓降會轉化為大約200mV或10%的誤差（大約“3.5位精度”）。即使在全數字電路中，該誤差也會大幅降低邏輯噪聲裕量。

 

圖1顯示數字返回電流調製模擬返回電流的情況（頂圖）。接地返回導線電感和電阻由模擬和數字電路共享，這會造成相互影響，最終產生誤差。

 

圖1.流入模擬返回路徑的數字電流產生誤差電壓

 

一個可能的解決方案是讓數字返回電流路徑直接流向GND REF，如底圖所示。這顯示了“星型”或(huo)單(dan)點(dian)接(jie)地(di)係(xi)統(tong)的(de)基(ji)本(ben)概(gai)念(nian)。在(zai)包(bao)含(han)多(duo)個(ge)高(gao)頻(pin)返(fan)回(hui)路(lu)徑(jing)的(de)係(xi)統(tong)中(zhong)很(hen)難(nan)實(shi)現(xian)真(zhen)正(zheng)的(de)單(dan)點(dian)接(jie)地(di)。因(yin)為(wei)各(ge)返(fan)回(hui)電(dian)流(liu)導(dao)線(xian)的(de)物(wu)理(li)長(chang)度(du)將(jiang)引(yin)入(ru)寄(ji)生(sheng)電(dian)阻(zu)和(he)電(dian)感(gan)，所(suo)以(yi)獲(huo)得(de)低(di)阻(zu)抗(kang)高(gao)頻(pin)接(jie)地(di)就(jiu)很(hen)困(kun)難(nan)。實(shi)際(ji)操(cao)作(zuo)中(zhong)，電(dian)流(liu)回(hui)路(lu)必(bi)須(xu)由(you)大(da)麵(mian)積(ji)接(jie)地(di)層(ceng)組(zu)成(cheng)，以(yi)便(bian)獲(huo)取(qu)高(gao)頻(pin)電(dian)流(liu)下(xia)的(de)低(di)阻(zu)抗(kang)。如(ru)果(guo)無(wu)低(di)阻(zu)抗(kang)接(jie)地(di)層(ceng)，則(ze)幾(ji)乎(hu)不(bu)可(ke)能(neng)避(bi)免(mian)上(shang)述(shu)共(gong)享(xiang)阻(zu)抗(kang)，特(te)別(bie)是(shi)在(zai)高(gao)頻(pin)下(xia)。

 

所有集成電路接地引腳應直接焊接到低阻抗接地層，從而將串聯電感和電阻降至最低。對於高速器件，不推薦使用傳統IC插槽。即使是“小尺寸”插槽，額外電感和電容也可能引入無用的共享路徑
，從而破壞器件性能。如果插槽必須配合DIP 封裝使用，例如在製作原型時


，個別“引腳插槽”或“籠式插座”是可以接受的。以上引腳插槽提供封蓋和無封蓋兩種版本。由於使用彈簧加載金觸點
，確保了 IC引腳具有良好的電氣和機械連接。不過
，反複插拔可能降低其性能。

 

應使用低電感
、表麵貼裝陶瓷電容，將電源引腳直接去耦至接地層。如果必須使用通孔式陶瓷電容，則它們的引腳長度應該小於1 mm。陶瓷電容應盡量靠近IC 電源引腳。噪聲過濾還可能需要鐵氧體磁珠。

 

可以說“地”越多越好嗎？

 

接地層能解決許多地阻抗問題，但並不能全部解決。即使是一片連續的銅箔
，也會有殘留電阻和電感
；在特定情況下
，這些就足以妨礙電路正常工作。圖2說明了這個問題
，並給出了解決方法。

 

圖 2.割裂接地層可以改變電流流向，從而提高精度

 

由於實際機械設計的原因，電源輸入連接器在電路板的一端，而需要靠近散熱器的電源輸出部分則在另一端。電路板具有 100 mm 寬的接地層
，還有電流為 15 A 的功率放大器。如果接 地層厚0.038 mm，15 A 的電流流過時會產生 68 μV/mm 的壓降。對於任何共用該PCBqieyidiweicankaodejingmimonidianlu
，zhezhongyajiangdouhuiyinqiyanzhongwenti。keyigeliejiediceng，rangdadianliubuliurujingmidianluquyu，erposhitahuanraogelieweizhiliudong。zheyangkeyifangzhijiediwenti（在這種情況下確實存在），不過該電流流過的接地層部分中電壓梯度會提高。

 

在多個接地層係統中
，請務必避免覆蓋接地層
，特別是模擬層和數字層。該問題將導致從一個層（可能是數字地）到另一個層的容性耦合。要記住
，電容是由兩個導體（兩個接地層）組成的，中間用絕緣體（PC板材料）隔離。

 

小心接地層割裂

 

如(ru)果(guo)導(dao)線(xian)下(xia)方(fang)的(de)接(jie)地(di)層(ceng)上(shang)有(you)割(ge)裂(lie)
，接(jie)地(di)層(ceng)返(fan)回(hui)電(dian)流(liu)必(bi)須(xu)環(huan)繞(rao)裂(lie)縫(feng)流(liu)動(dong)。這(zhe)會(hui)導(dao)致(zhi)電(dian)路(lu)電(dian)感(gan)增(zeng)加(jia)，而(er)且(qie)電(dian)路(lu)也(ye)更(geng)容(rong)易(yi)受(shou)到(dao)外(wai)部(bu)場(chang)的(de)影(ying)響(xiang)。圖(tu)3顯示了這一情況，其中的導線 A 和導線 B 必須相互穿過。

 

圖 3.接地層割裂導致電路電感增加，而且電路也更容易受到外部場的影響

 

當dang割ge裂lie是shi為wei了le使shi兩liang根gen垂chui直zhi導dao線xian交jiao叉cha時shi
，如ru果guo通tong過guo飛fei線xian將jiang第di二er根gen信xin號hao線xian跨kua接jie在zai第di一yi根gen信xin號hao線xian和he接jie地di層ceng上shang方fang，則ze效xiao果guo更geng佳jia。此ci時shi，接jie地di層ceng用yong作zuo兩liang個ge信xin號hao線xian之zhi間jian的de天tian然ran屏ping蔽bi體ti，而er由you於yu集ji膚fu效xiao應ying，兩liang路lu地di返fan回hui電dian流liu會hui在zai接jie地di層ceng的de上shang下xia表biao麵mian各ge自zi流liu動dong，互hu不bu幹gan擾rao。

 

多(duo)層(ceng)板(ban)能(neng)夠(gou)同(tong)時(shi)支(zhi)持(chi)信(xin)號(hao)線(xian)交(jiao)叉(cha)和(he)連(lian)續(xu)接(jie)地(di)層(ceng)，而(er)無(wu)需(xu)考(kao)慮(lv)線(xian)鏈(lian)路(lu)問(wen)題(ti)。雖(sui)然(ran)多(duo)層(ceng)板(ban)價(jia)格(ge)較(jiao)高(gao)
，而(er)且(qie)不(bu)如(ru)簡(jian)單(dan)的(de)雙(shuang)麵(mian)電(dian)路(lu)板(ban)調(tiao)試(shi)方(fang)便(bian)，但(dan)是(shi)屏(ping)蔽(bi)效(xiao)果(guo)更(geng)好(hao)
，信(xin)號(hao)路(lu)由(you)更(geng)佳(jia)。相(xiang)關(guan)原(yuan)理(li)仍(reng)然(ran)保(bao)持(chi)不(bu)變(bian)，但(dan)布(bu)局(ju)布(bu)線(xian)選(xuan)項(xiang)更(geng)多(duo)。

 

對於高性能混合信號電路而言，使用至少具有一個連續接地層的雙麵或多層PCBwuyishizuichenggongdeshejifangfazhiyi。tongchang，cileijiedicengdezukangzugoudi
，yunxuxitongdemoniheshuzibufengongyongyigejiediceng。danshi

，zheyidiannengfoushixian，yaoqujueyuxitongzhongdefenbianlvhedaikuanyaoqiuyijishuzizaoshengliang。

 

其qi他ta例li子zi也ye可ke以yi說shuo明ming這zhe一yi點dian。高gao頻pin電dian流liu反fan饋kui型xing放fang大da器qi對dui其qi反fan相xiang輸shu入ru周zhou圍wei的de電dian容rong非fei常chang敏min感gan。接jie地di層ceng旁pang的de輸shu入ru走zou線xian可ke能neng具ju有you能neng夠gou導dao致zhi問wen題ti的de那na一yi類lei電dian容rong。要yao記ji住zhu
，電dian容rong是shi由you兩liang個ge導dao體ti（走線和接地層）組成的

，中間用絕緣體（板和可能的阻焊膜）隔離。在這一方麵，接地層應與輸入引腳分隔開，如圖4所示，它是AD8001高速電流反饋型放大器的評估板。小電容對電流反饋型放大器的影響如圖5所示。請注意輸出上的響鈴振蕩。

 

圖 4.AD8001AR評估板—俯視圖(a)和仰視圖(b)

 

圖5. 10pF反相輸入雜散電容對放大器(AD8001)脈衝響應的影響

 

來源：亞德諾半導體

 

 

推薦閱讀：