差分電容

圖一

 

大家看到它是否有種似曾相識又不曾見過的感覺
？確實，它隻不過是一個普普通通的不起眼的電容罷了！但是
，如果它真的隻是一個普通的電容，高速先生也不屑拿出來和大家講了，其實它普通的表麵隱藏著很深的道道。到底有什麼呢？噓！一般人我不告訴他！

 

圖一是Intel平台設計指導上經常可以看到的DDR3shizhongtuopujiegou
，womenyejingchanghuizaifangzhenshijianzhongqurenweidetianjiazhegechafendianrong，ruxiatuershizhongxinhaoyituosisuoshiweiwomenzaishejizhongkandaodeyigezhenshianli。

圖二 無差分電容的時鍾信號拓撲及波形

 

雖然看起來這個波形還湊合，沒有太大的問題

，但還是有優化的餘地（工程師的強迫症又來了，真是傷不起啊！），可以通過在前端並聯一個電容來優化，如下圖三所示為並聯了2.2pF差分電容後的拓撲結構和仿真波形。

圖三 有差分電容的拓撲結構和波形

 

在zai前qian端duan加jia了le差cha分fen電dian容rong後hou
，雖sui然ran上shang升sheng沿yan有you微wei小xiao的de變bian緩huan，但dan波bo形xing真zhen的de是shi呈cheng現xian了le一yi個ge完wan美mei的de正zheng弦xian波bo曲qu線xian
，振zhen蕩dang消xiao除chu了le，實shi在zai是shi苦ku逼bi的de工gong程cheng師shi們men居ju家jia（埋頭實驗室）旅行（客戶現場出差）、殺人滅口（消除反射等）之必備良方。此優化設計也已經投入使用，在加了這個電容後係統能穩定運行在800MHz的頻率，如果沒有焊接這個電容
，係統隻能穩定運行在667MHz,運行到800MHz時係統時有錯誤發生。

 

看(kan)到(dao)這(zhe)裏(li)，一(yi)些(xie)腦(nao)洞(dong)大(da)開(kai)的(de)工(gong)程(cheng)師(shi)可(ke)能(neng)會(hui)問(wen)
，這(zhe)個(ge)電(dian)容(rong)的(de)位(wei)置(zhi)有(you)什(shen)麼(me)講(jiang)究(jiu)嗎(ma)？我(wo)可(ke)不(bu)可(ke)以(yi)把(ba)這(zhe)個(ge)電(dian)容(rong)放(fang)在(zai)最(zui)後(hou)麵(mian)那(na)個(ge)顆(ke)粒(li)
？高(gao)速(su)先(xian)生(sheng)就(jiu)喜(xi)歡(huan)有(you)人(ren)提(ti)這(zhe)種(zhong)高(gao)質(zhi)量(liang)的(de)問(wen)題(ti)。下(xia)麵(mian)還(hai)是(shi)看(kan)看(kan)仿(fang)真(zhen)結(jie)果(guo)吧(ba)。

 

首先看看將電容放在第一個顆粒處的仿真結果

，如下圖四所示。

圖四、電容在第一個顆粒處的拓撲和波形

可以看出此時波形已經沒有放在前端（靠近發送芯片端）時的完美了，甚至出現了振蕩的小苗頭。接著把電容放在最後一片顆粒處
，仿真結果如下圖五所示。

圖五  電容在最後處的拓撲和波形

 

此時波形振蕩甚至比沒有電容的效果還明顯
，仿真結果表明此電容還是不要放在末端為好，最好的位置還是靠近發送端吧。