【導讀】對於數字波束成形相控陣

，要生成LO
，通(tong)常(chang)會(hui)考(kao)慮(lv)的(de)實(shi)現(xian)方(fang)法(fa)是(shi)向(xiang)分(fen)布(bu)於(yu)天(tian)線(xian)陣(zhen)列(lie)中(zhong)的(de)一(yi)係(xi)列(lie)鎖(suo)相(xiang)環(huan)分(fen)配(pei)常(chang)用(yong)基(ji)準(zhun)頻(pin)率(lv)。對(dui)於(yu)這(zhe)些(xie)分(fen)布(bu)式(shi)鎖(suo)相(xiang)環(huan)，目(mu)前(qian)文(wen)獻(xian)中(zhong)還(hai)沒(mei)有(you)充(chong)分(fen)記(ji)錄(lu)用(yong)於(yu)評(ping)估(gu)組(zu)合(he)相(xiang)位(wei)噪(zao)聲(sheng)性(xing)能(neng)的(de)方(fang)法(fa)。

在分布式係統中，共同噪聲源是相關的，而分布式噪聲源如果不相關

，在RF信xin號hao組zu合he時shi就jiu會hui降jiang低di。對dui於yu係xi統tong中zhong的de大da部bu分fen組zu件jian，這zhe都dou可ke以yi非fei常chang直zhi觀guan地di加jia以yi評ping估gu。對dui於yu鎖suo相xiang環huan
，環huan路lu中zhong的de每mei個ge組zu件jian都dou有you與yu之zhi相xiang關guan聯lian的de噪zao聲sheng傳chuan遞di函han數shu，它ta們men的de貢gong獻xian是shi控kong製zhi環huan路lu以yi及ji任ren何he頻pin率lv轉zhuan換huan的de函han數shu。這zhe會hui在zai嚐chang試shi評ping估gu組zu合he相xiang位wei噪zao聲sheng輸shu出chu時shi增zeng加jia複fu雜za性xing。本ben文wen基ji於yu已yi知zhi的de鎖suo相xiang環huan建jian模mo方fang法fa
，以yi及ji對dui相xiang關guan和he不bu相xiang關guan貢gong獻xian因yin素su的de評ping估gu
，提ti出chu了le跟gen蹤zong不bu同tong頻pin率lv偏pian移yi下xia的de分fen布bu式shiPLL貢獻的方法。

簡介

對於任何無線電係統

，都需要為接收器和激勵器精心設計本地振蕩器(LO)生成的實現方法。隨著數字波束成形在相控陣天線係統中不斷普及，需要在大量分布式接收器和激勵器中分配LO信號和基準頻率，這讓設計變得更加複雜。

在係統架構層麵需要權衡的因素包括，分配所需的LO頻率或分配較低的頻率基準
，以及在靠近使用點的物理位置產生所需的LO。通過鎖相環從本地產生LO是一種高度集成的現成選項。下一個挑戰是評估來自各種分布式組件以及集中式組件的係統級相位噪聲。

采用分布式鎖相環的係統如圖1所示。常用基準頻率被分配至多個鎖相環，各產生一個輸出頻率。圖1a中的LO輸出被假設為圖1b的混頻器的LO輸入。

圖1. 分布式鎖相環係統。每個振蕩器都被鎖相到一個共同的參考振蕩器上。從1到N的LO信號都應用到相控陣中所示的混頻器的LO端口上。

係統設計人員麵臨的一個挑戰是跟蹤分布式係統的噪聲貢獻、了le解jie相xiang關guan和he不bu相xiang關guan的de噪zao聲sheng源yuan，並bing估gu計ji整zheng體ti的de係xi統tong噪zao聲sheng。在zai鎖suo相xiang環huan中zhong
，這zhe個ge挑tiao戰zhan變bian得de更geng加jia嚴yan峻jun，因yin為wei噪zao聲sheng傳chuan遞di函han數shu都dou是shi鎖suo相xiang環huan中zhong的de頻pin率lv轉zhuan換huan和he環huan路lu帶dai寬kuan設she置zhi的de函han數shu。

動機：組合鎖相環測量示例

圖2所示為針對組合鎖相環的測量示例。這些數據是通過組合來自多個ADRV9009收發器的發射輸出獲得的。圖中所示為單個IC

、兩個組合IC和四個組合IC的情況。對於這個數據集，在IC組合之後，可以看到明顯的10logN改gai進jin。為wei了le達da到dao這zhe個ge結jie果guo，需xu要yao采cai用yong一yi個ge低di噪zao聲sheng晶jing體ti振zhen蕩dang器qi參can考kao源yuan。下xia一yi節jie建jian模mo的de動dong機ji是shi推tui導dao出chu一yi種zhong方fang法fa，以yi計ji算suan在zai具ju有you許xu多duo分fen布bu式shi收shou發fa器qi的de大da型xing陣zhen列lie中zhong
，更geng廣guang泛fan地di說shuo是shi在zai具ju有you分fen布bu式shi鎖suo相xiang環huan的de任ren何he架jia構gou中zhong，這zhe種zhong測ce量liang結jie果guo會hui如ru何he變bian化hua。

圖2. 兩個組合鎖相環的相位噪聲測量。

鎖相環模型

鎖相環中的噪聲建模已有充分的文檔記錄。^1-5圖3所(suo)示(shi)為(wei)輸(shu)出(chu)相(xiang)位(wei)噪(zao)聲(sheng)圖(tu)。在(zai)這(zhe)種(zhong)類(lei)型(xing)的(de)圖(tu)中(zhong)，設(she)計(ji)師(shi)可(ke)以(yi)快(kuai)速(su)評(ping)估(gu)環(huan)路(lu)中(zhong)每(mei)個(ge)組(zu)件(jian)的(de)噪(zao)聲(sheng)貢(gong)獻(xian)，而(er)這(zhe)些(xie)貢(gong)獻(xian)因(yin)素(su)累(lei)計(ji)起(qi)來(lai)即(ji)可(ke)決(jue)定(ding)整(zheng)體(ti)的(de)噪(zao)聲(sheng)性(xing)能(neng)。模(mo)型(xing)參(can)數(shu)設(she)置(zhi)為(wei)代(dai)表(biao)圖(tu)2所示的數據，源振蕩器用於估算將大量IC組合在一起時的相位噪聲。

圖3. 典型的鎖相環相位噪聲分析，顯示所有組件的噪聲貢獻。總噪聲是所有貢獻因素的總和。

要檢驗分布式鎖相環的效果，首先要從PLL模型導出參考貢獻和其餘PLL組件的貢獻。

將已知的PLL模型擴展為分布式PLL模型

下文將介紹為具有多個分布式鎖相環的係統計算組合相位噪聲的過程。這種方法的前提是能夠將參考振蕩器的噪聲貢獻與VCO和環路組件的噪聲貢獻分離開來。圖4所示為一個假設的分布式示例，一個參考振蕩器對應多個PLL。這個計算假設了一個無噪聲分布，這不切實際，但可以用來說明原理。假設分布式PLL的噪聲貢獻是不相關的
，並減少10logN，其中N表示分布式PLL的數量。隨著通道增加，噪聲在較大偏移頻率下得到改善，對於大型分布係統
，噪聲變得幾乎完全由參考振蕩器主導。

圖4. 開始采用分布式鎖相環相位噪聲建模方法：從(cong)鎖(suo)相(xiang)環(huan)模(mo)型(xing)中(zhong)提(ti)取(qu)參(can)考(kao)振(zhen)蕩(dang)器(qi)和(he)鎖(suo)相(xiang)環(huan)中(zhong)除(chu)參(can)考(kao)振(zhen)蕩(dang)器(qi)外(wai)的(de)所(suo)有(you)其(qi)他(ta)組(zu)件(jian)的(de)相(xiang)位(wei)噪(zao)聲(sheng)貢(gong)獻(xian)。作(zuo)為(wei)分(fen)布(bu)式(shi)鎖(suo)相(xiang)環(huan)數(shu)量(liang)的(de)函(han)數(shu)
，組(zu)合(he)相(xiang)位(wei)噪(zao)聲(sheng)假(jia)設(she)參(can)考(kao)噪(zao)聲(sheng)是(shi)相(xiang)關(guan)的(de)，而(er)分(fen)布(bu)在(zai)多(duo)個(ge)PLL之間的噪聲貢獻是不相關的。

圖4所suo示shi的de示shi例li簡jian化hua了le對dui參can考kao振zhen蕩dang器qi分fen布bu的de假jia設she。在zai真zhen正zheng的de係xi統tong分fen析xi中zhong
，係xi統tong設she計ji人ren員yuan還hai應ying該gai考kao慮lv參can考kao振zhen蕩dang器qi分fen布bu中zhong的de噪zao聲sheng貢gong獻xian，它ta們men會hui降jiang低di總zong體ti結jie果guo。但dan是shi
，像xiang這zhe樣yang的de簡jian化hua分fen析xi是shi非fei常chang有you用yong的de，能neng夠gou讓rang人ren了le解jie架jia構gou方fang麵mian的de權quan衡heng會hui如ru何he影ying響xiang係xi統tong的de總zong體ti相xiang位wei噪zao聲sheng性xing能neng。接jie下xia來lai我wo們men來lai看kan看kan分fen布bu係xi統tong中zhong相xiang位wei噪zao聲sheng的de影ying響xiang。

參考分布中的相位噪聲說明

接下來將評估兩個分布選項示例。考慮的第一種情況如圖5所示。在這個示例中，選擇了一個常用於快速調諧VCO頻率的寬帶PLL。參考信號的分布是通過時鍾PLL IC實現的
，這種IC也常用於簡化數字數據鏈路（如JESD接口）的(de)時(shi)序(xu)限(xian)製(zhi)。左(zuo)下(xia)角(jiao)顯(xian)示(shi)了(le)各(ge)個(ge)貢(gong)獻(xian)因(yin)素(su)。這(zhe)些(xie)貢(gong)獻(xian)因(yin)素(su)位(wei)於(yu)器(qi)件(jian)的(de)頻(pin)率(lv)，並(bing)未(wei)調(tiao)整(zheng)到(dao)輸(shu)出(chu)頻(pin)率(lv)。右(you)下(xia)角(jiao)的(de)相(xiang)位(wei)噪(zao)聲(sheng)圖(tu)顯(xian)示(shi)了(le)不(bu)同(tong)數(shu)量(liang)的(de)分(fen)布(bu)式(shi)PLL的係統級相位噪聲。

圖5. 分布中具有PLL IC的分布式寬帶PLL。

該模型的有些特性值得注意。假設采用一個高性能晶體振蕩器，標稱頻率為100 MHz，中央振蕩器的單個貢獻因素反映在可用的較高端晶體振蕩器上，雖然不一定是較好
、較昂貴的可用選擇。雖然中央振蕩器輸出實際上會扇出到有限數量的分布式PLL
，但這些PLL會再次按某個實際限值扇出並重複，以實現係統中的完整分布。對於本例中的分布貢獻
，假設有16個分布組件
，然後假設它們會再次扇出。左下角所示的分布電路的單個貢獻是不含參考振蕩器貢獻的PLL組件的噪聲。本例中的分布假設與源振蕩器同頻率
，並根據該函數可用的典型IC來選擇噪聲貢獻因素。

寬帶PLL假設采用S波段標稱頻率
，設置采用1 MHz環路帶寬（盡量與實際環路的帶寬一般寬），以進行快速調諧。

值得注意的是
，選擇這些模型是為了代表可能的實際情況，且說明了陣列中的累積效應。任何詳細的設計或許都能夠改善特定的PLL噪zao聲sheng曲qu線xian



，這zhe在zai預yu料liao之zhi中zhong

，且qie這zhe種zhong分fen析xi方fang法fa旨zhi在zai幫bang助zhu從cong工gong程cheng角jiao度du去qu決jue定ding應ying將jiang設she計ji資zi源yuan分fen配pei在zai哪na些xie位wei置zhi以yi獲huo得de優you質zhi總zong體ti效xiao果guo，而er不bu是shi為wei了le做zuo出chu相xiang對dui於yu可ke用yong組zu件jian的de確que切qie論lun斷duan。

圖5右下角的圖計算了LO分布的總組合相位噪聲。其中應用了各個貢獻因素的PLL噪聲傳遞函數
，它們都被調整至輸出頻率
，也包含PLL環路帶寬的影響。係統數量也包括在內，並且假設它們是不相關的，因此，這個貢獻減少了10logN。假設分布數量為16
，如前所述，分布貢獻會減少10log16。在zai實shi踐jian中zhong，隨sui著zhe分fen布bu不bu斷duan重zhong複fu，這zhe種zhong貢gong獻xian會hui進jin一yi步bu減jian少shao。但dan是shi
，額e外wai的de噪zao聲sheng貢gong獻xian不bu那na麼me顯xian著zhu。對dui於yu大da型xing陣zhen列lie中zhong的de扇shan出chu分fen布bu，噪zao聲sheng將jiang由you第di一yi組zu有you源yuan器qi件jian主zhu導dao。在zai16組扇出的情況下，如果每個有源器件都是16個其他有源器件的輸入
，那麼在所有器件互不相關的情況下
，16個器件的額外分布層隻會降低~0.25 dB。如果繼續這種分布，總體貢獻將更小。因此
，為了簡化分析，不會考慮這種影響，且分布的噪聲貢獻通過計算前16個並行分布組件得出。

所得的曲線說明了幾種效果。與單個PLL模型相似，近載波噪聲由基準頻率主導
，遠載波噪聲由VCO主導
，且在將不相關的VCO組zu合he起qi來lai時shi

，遠yuan載zai波bo噪zao聲sheng得de到dao改gai善shan。這zhe一yi點dian相xiang當dang直zhi觀guan。不bu太tai直zhi觀guan的de是shi，模mo型xing的de值zhi在zai由you分fen布bu中zhong的de選xuan擇ze主zhu導dao的de偏pian移yi頻pin率lv中zhong占zhan較jiao大da比bi重zhong。這zhe一yi結jie果guo導dao致zhi考kao慮lv具ju有you更geng低di噪zao聲sheng分fen布bu和he更geng窄zhaiPLL環路帶寬的第二個示例。

圖6顯示了一種不同的方法。采用相同的低噪聲晶體振蕩器作為參考。但通過RF放大器來分配

，而不是通過PLL重定時和重新同步。選擇固定頻率的分布式PLL。這會產生兩種效果：采用單個頻率且調諧範圍較窄時
，VCO本質上可以更好，且環路帶寬可以變得更窄。左下角的圖顯示了各個貢獻因素。中央振蕩器與前一個例子相同。請注意分布放大器：考慮低相位噪聲放大器時，它們的性能不是特別高，但比起使用PLL LC（如之前的示例）要好得多。VCO更好、環路帶寬更窄時，分布式PLL在更高偏移頻率下會得到改善
，但在~1 kHz的中間頻率下時，實際上要比寬帶PLL示例差。右下角顯示組合結果：參考振蕩器主導低頻

，而高於環路帶寬時，性能會由分布式PLL主導，且隨著分布式PLL的陣列尺寸和數量增加而提高。

圖6. 分布式窄帶PLL，分布中具備放大器。

圖7顯示這兩個示例之間的比較。注意~2 kHz到5 kHz偏移頻率範圍內的大範圍差異。

圖7. 圖5和圖6之間的比較，顯示了基於所選的分布和架構的廣泛係統級性能範圍。

分布式PLL陣列級考慮因素

基於對總體係統相位噪聲性能的加權貢獻的理解，可以得出幾個與相控陣或多通道RF係統架構相關的結論。

PLL帶寬

zhenduixiangweizaoshengyouhuadechuantongsuoxianghuanshejijianghuanludaikuanshezhiweipianyipinlv，yizuixiaohuazongtixiangweizaoshengquxian。cishidepinlvyibanshicankaozhendangqixiangweizaoshenganshuchupinlvbiaozhunhuahouyuVCO相位噪聲相交的頻率。對於具有多個鎖相環的分布式係統
，這可能不是最佳環路帶寬。分布式組件的數量也需要考慮。

要在采用分布式鎖相環實現的係統中獲得最佳LO噪聲
，需要采用一個較窄的環路帶寬來最小化參考振蕩器的相關噪聲貢獻。

對於需要快速調優PLL的de係xi統tong，通tong常chang會hui擴kuo大da環huan路lu帶dai寬kuan來lai優you化hua速su度du。遺yi憾han的de是shi，這zhe種zhong優you化hua分fen布bu式shi相xiang位wei噪zao聲sheng貢gong獻xian的de思si路lu本ben身shen就jiu是shi背bei道dao而er馳chi的de。克ke服fu這zhe一yi問wen題ti的de選xuan擇ze之zhi一yi是shi在zai寬kuan帶dai環huan路lu之zhi前qian設she置zhi分fen布bu式shi窄zhai帶dai清qing理li環huan路lu，以yi降jiang低di參can考kao噪zao聲sheng和he分fen布bu噪zao聲sheng相xiang關guan位wei置zhi的de偏pian移yi頻pin率lv。

大型陣列

duiyushiyongshuqiangetongdaodexitong，ruguofenbushizujiandegongxianzhijianbaochihubuxiangguan，zexitongnenggouhuodedafugaijin。zhuyaokaolvdewentikenengweiraocankaozhendangqidexuanzezhankai，yijimianxiangfenbushijieshouqihejiliqiweichidizaoshengfenbuxitong。

直接采樣係統

隨著速度和RF輸入帶寬持續提升的GSPS轉換器的不斷普及，直接采樣係統正逐漸在微波頻率實現。這導致出現一種有趣的取舍現象。數據轉換器隻需要一個時鍾頻率，RF調諧完全在數字域中完成。通過限製調諧範圍，可以構建具備相位噪聲性能更高的VCO。這也使得創建數據轉換器時鍾的PLL的(de)環(huan)路(lu)帶(dai)寬(kuan)降(jiang)低(di)。更(geng)低(di)的(de)環(huan)路(lu)帶(dai)寬(kuan)會(hui)將(jiang)參(can)考(kao)振(zhen)蕩(dang)器(qi)的(de)噪(zao)聲(sheng)傳(chuan)遞(di)函(han)數(shu)降(jiang)至(zhi)更(geng)低(di)的(de)偏(pian)移(yi)頻(pin)率(lv)

，從(cong)而(er)減(jian)少(shao)它(ta)在(zai)係(xi)統(tong)中(zhong)的(de)貢(gong)獻(xian)。這(zhe)一(yi)點(dian)
，再(zai)加(jia)上(shang)改(gai)進(jin)過(guo)的(de)VCO，在某些情況下可能給分布式係統帶來好處
，即使單通道比較結果似乎更青睞替代架構：

組件選項

根據係統架構中所需的選擇
，設計人員擁有大量可用的組件選項。2018年度RF、微波和毫米波產品選型指南更新版現已發布。

近期的集成VCO/PLL選項包括 ADF4371/ADF4372。它們提供的輸出頻率分別高達32 GHz和16 GHz，采用–234 dBc/Hz的先進PLL相位噪聲FOM。 ADF5610 提供高達15 GHz的輸出。 ADF5355/ADF5356 的輸出可達13.6 GHz，ADF4356的輸出可達6.8 GHz。

對於單獨的PLL和VCO配置
， ADF41513 的工作頻率可達26 GHz
，且配有一個先進的鎖相環相位噪聲FOM，其相位噪聲FOM為-234dBc/Hz。有時
，在選擇PLL IC時要考慮的一個問題是在盡可能高的頻率上操作鑒相器，從倍增20logN到輸出頻率，最小化環路中的噪聲。 HMC440, HMC4069, HMC698 和 HMC699 采用的PFD的工作頻率高達1.3 GHz。對於VCO
，2018年選型指南列出了幾十個VCO選項
，範圍從2 GHz到26 GHz不等。

對於直接采樣選項，ADC和DAC均已發布。產品支持在L頻段和S頻段直接采樣。ADC具有更高的輸入頻率帶寬
，支持C頻段直接采樣。 AD9208 是一個雙通道3 GSPS ADC，輸入頻率為9 Ghz
，支持在上Nyquist區采樣。AD9213是一個單通道10 GSPS ADC，支持具有較大瞬時帶寬的接收器。對於DAC, AD917x係列采用雙通道12 GSPS DAC


，AD916x係列采用單通道12 GSPS DAC，經過優化之後可實現更低的殘留相位噪聲和更好的SFDR。兩個係列都支持L頻段和S頻段波形生成。

本節僅提供入門指南。頻率更高、性能更好的新器件層出不窮。請訪問我們的網站 analog.com

，或者聯係本地銷售支持團隊獲得最新的IC信息。

結語

本文介紹了為采用分布式鎖相環的係統評估相位噪聲的方法。該方法的前提是：每個組件都可以通過其各自的噪聲、組件與係統輸出之間的噪聲傳遞函數
、使(shi)用(yong)的(de)數(shu)量(liang)以(yi)及(ji)器(qi)件(jian)之(zhi)間(jian)的(de)任(ren)何(he)相(xiang)關(guan)性(xing)來(lai)進(jin)行(xing)跟(gen)蹤(zong)。所(suo)示(shi)的(de)示(shi)例(li)並(bing)不(bu)意(yi)在(zai)對(dui)可(ke)用(yong)的(de)組(zu)件(jian)或(huo)架(jia)構(gou)功(gong)能(neng)進(jin)行(xing)論(lun)斷(duan)。它(ta)們(men)旨(zhi)在(zai)說(shuo)明(ming)一(yi)種(zhong)方(fang)法(fa)，以(yi)幫(bang)助(zhu)設(she)計(ji)人(ren)員(yuan)在(zai)數(shu)字(zi)波(bo)束(shu)成(cheng)形(xing)相(xiang)控(kong)陣(zhen)中(zhong)，對(dui)LO中的陣列級相位噪聲貢獻因素以及為分布式波形發生器和接收器提供服務的時鍾分布網絡進行有根據的評估。

參考電路

¹ Ulrich Rohde，《微波和無線頻率合成器：理論與設計》。Wiley
，1995年。

² Floyd Gardner
，《鎖相技術》。第三版，Wiley，2005年。

³ Dean Banerjee

，《PLL性能
、仿真和設計》

，第四版。Dog Ear Publishing，2006年8月。

⁴ Dan Wolaver
，《鎖相環電路設計》。Prentice Hall，1991年2月。

⁵ Avi Brillant。“了解鎖相DRO設計的各方各麵。”Microwave Journal，2000年9月。

⁶ Peter Delos. “Phase-Locked Loop Noise Transfer Functions”。High Frequency Electronics，2016年1月。

⁷ ADS PLL示例。“PLL相位噪聲”。Keysight技術。

⁸ ADIsimPLL。ADI公司

⁹ Ian Collins. “鎖相環(PLL)基本原理”。《模擬對話》，2018年7月。

¹⁰ E. Anthony Nelson. “相控陣的噪聲考慮因素”。IEEE

，Telesystems會議，1991年。

¹¹ Heng-Chia Chang. “麵向波束控製有源相控陣、帶有獨立振蕩器的耦合鎖相環分析”。IEEE Transactions on Microwave Theory and Techniques
，第52卷
，第3期，2004年3月。

¹² Thomas Höhne and Ville Ranki. “波束合成過程中的相位噪聲”。 IEEE Transactions on Wireless Communication ，第9卷，第12期，2010年12月。

¹³ Antonio Puglielli, Greg LaCaille, Ali Niknejad, Gregory Wright, Borivoje Nikolic, and Elad Alon. “OFDM多用戶波束合成陣列中的相位噪聲測量與跟蹤”。IEEE ICC，無線通信研討會，2016年5月。

免責聲明：本文為轉載文章

，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

RX24T電機驅動配置：3電阻采樣（上）

如何應對不間斷電源(UPS)設計挑戰

Sub-GHz無線SoC選料，如何選到最適合你的那一顆
？

電氣化和智能化，會給汽車上的MEMS帶來什麼變化？

有關eFuse電子保險絲，你應該了解的技術幹貨，都在這裏！