【導讀】本文將繼續探討如何為 PoE-bt 應用設計有源鉗位正激控製器。在本係列文章的上篇中
，我們介紹了PoE 應用，以及正激變換器拓撲和有源鉗位電路的基礎知識。本文將側重PoE-bt 應用的副邊同步整流 MOSFET、副邊尖峰吸收電路及其效率驗證過程。

同步整流

正(zheng)激(ji)電(dian)路(lu)的(de)副(fu)邊(bian)通(tong)常(chang)需(xu)要(yao)兩(liang)個(ge)續(xu)流(liu)二(er)極(ji)管(guan)，用(yong)於(yu)勵(li)磁(ci)電(dian)感(gan)和(he)輸(shu)出(chu)電(dian)感(gan)。在(zai)大(da)電(dian)流(liu)輸(shu)出(chu)下(xia)的(de)續(xu)流(liu)過(guo)程(cheng)中(zhong)，這(zhe)些(xie)二(er)極(ji)管(guan)會(hui)導(dao)致(zhi)相(xiang)當(dang)大(da)的(de)損(sun)耗(hao)。因(yin)此(ci)，常(chang)用(yong)MOSFET jingtiguandaitierjiguanyitigaoxiaolv。zhengjibianhuanqideyuanbianzhukaiguanduiyingyulicidianganheshuchudiangandexuliuguocheng。yinci，fubianbianyaqidekaiguandianyakeyiqudongfubiantongbuzhengliu (SR) MOSFET。 

續流 MOSFET 的柵源電壓 (VGS) 由 SR MOSFET 的漏源電壓 (VDS) 整流。 當勵磁電感和輸出電感電流都較低時
，輸出電壓通過變壓器導通整流MOSFET。 然後副邊以強製連續導通模式 (FCCM) 工作，這導致了比傳統二極管整流拓撲更高的空載損耗。

當輸出電壓較高時，三極管穩壓電路會保護副邊 MOSFET 的 VGS 不會過高（見圖 1）。同時，對於連接到發射極的 MOSFET 柵極，其驅動電壓跟隨晶體管基極電壓的任何變化。這樣，晶體管的集電極端子就可以從變壓器或輸出電壓中獲取電力。

圖1: 三極管穩壓電路

MOSFET 晶體管驅動電路會導致額外的損耗。MOSFET晶體管驅動的鉗位電壓與輸出電壓之間的差值越大

，驅動電路損耗就越大。也因此正激拓撲非常適合低電壓和大電流應用。

副邊峰值吸收電路

當副邊整流MOSFET（Q_R）關斷，且副邊續流MOSFET（Q_F）開路時，可能存在變壓器漏感。 而漏感會影響 Q_R 漏源電容 (C_DS)，並在 V_DS上疊加振鈴。高振鈴尖峰將影響正激變換器的效率。傳統的 RC 吸收電路可以抑製 Q_R上的V_DS振鈴，但也會導致相對較大的功率損耗。

建議使用 RCD 吸收電路來降低功率損耗（見圖 8）。當 Q_R 啟動時
，漏感能量可以通過二極管 (D) 存儲在電容器 (C) 中。當 Q_R 關斷時
，電容器中儲存的能量可以通過電阻器 (R) 轉移到輸出電容器和負載上。電容器容值越大，振鈴幅度越小；同時，電阻器阻值越大，功率損耗和振鈴幅度也越小。

圖8: RCD吸收電路

圖 9 顯示出，添加肖特基二極管 (D) 後，振鈴峰值下降了 20%。在這種情況下，電容器 (C) 可設置為 2.2nF，電阻器 (R) 可設置為 20kΩ。

圖 9：添加肖特基二極管前後的振鈴周期

效率驗證

為了驗證正激變換器的設計，我們比較了輸出電壓為 5V/3.3V時(shi)

，在(zai)不(bu)同(tong)功(gong)率(lv)電(dian)平(ping)下(xia)的(de)正(zheng)激(ji)和(he)反(fan)激(ji)拓(tuo)撲(pu)。在(zai)有(you)源(yuan)鉗(qian)位(wei)正(zheng)激(ji)拓(tuo)撲(pu)中(zhong)
，由(you)於(yu)主(zhu)開(kai)關(guan)啟(qi)動(dong)和(he)輔(fu)助(zhu)開(kai)關(guan)啟(qi)動(dong)之(zhi)間(jian)有(you)延(yan)遲(chi)時(shi)間(jian)，因(yin)此(ci)輔(fu)助(zhu)開(kai)關(guan)可(ke)以(yi)實(shi)現(xian)零(ling)電(dian)壓(ya)開(kai)關(guan) (ZVS)。但要注意
，ZVS 可能會因主開關而變得複雜。

輔助開關和整流MOSFET在開關之前是導通的。當輔助開關關斷時，會發生以下情況： 

•流過主開關的電流下降

•整流 MOSFET 的電壓下降

•續流 MOSFET 的電壓下降

•DS電容下降

•主開關的VDS開始下降

電感電流仍然可以流過整流 MOSFET 的體二極管，它將變壓器兩端的電壓鉗位在較低的幅度
，並防止主開關的 VDS 進一步下降。當主MOSFET 導通時，其 VDS 幾乎等於輸入電壓，這將導致啟動損耗。 

計算並分析輸出為3.3V/50W時的功率損耗，可知輔助開關為零電壓開關（ZVS）
，勵磁電流較小，因此功耗較低。 主開關損耗主要包括部分啟動損耗和導通損耗，變壓器損耗包括磁損耗和銅損，副邊整流MOSFET損耗包括開關損耗、導通損耗和振蕩引起的二極管損耗，輸出電感損耗則包括磁損耗和銅損。 

圖 10 顯示了範例的效率曲線。隨著輸出功率的增加，由於 PoE 應用對散熱管理的改善
，在較高輸出功率水平下，正激變換器的效率通常比反激變換器更佳。

圖10: 效率曲線

結論

本文回顧了如何利用MOSFET 晶體管和 RCD 吸收電路提高有源鉗位正激變換器的效率
，同時驗證了這些理論。總體而言
，采用有源鉗位正激變換器的PoE 解決方案能夠提供更高的效率，並克服RCD 鉗位電路的缺點
，從而進一步優化PoE-bt 應用的功能。

免責聲明：本文為轉載文章
，轉載此文目的在於傳遞更多信息
，版權歸原作者所有。本文所用視頻
、圖片
、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

衛星導航係統與LoRa結合的應用方案

汽車電子中的電磁幹擾生成、傳播與抑製（上）

為 POE-bt 應用設計有源鉗位正激變換器（上）

如何使用AFG31000測試電源的負載瞬態響應

提高帶寬，打造適應未來發展的CATV解決方案