中心議題：

• 從工藝到材料都在創新
• 功率器件更加智能
• 封裝技術潛力無限
• 持續推動工藝技術進步

從1957niandiyizhijingzhaguandedanshengkaishi

，gonglvdianzijishuyixiangdangxunmengdesudufazhan。jinnianlaiyouqudelechangzudejinzhan
，chanshengjijiadejingjijishehuixiaoyi。congmeiguogaonengxiaojingjiweiyuanhui(ACEE)出版的一份報告可以看到
，到2030年
，受益於采用半導體技術而獲得的更高能效，可以使美國的經濟規模擴大70%以上，與此同時
，使用的電能卻將減少11%。作為高能效功率電子技術領域的領先廠商，安森美半導體一直專注於超低損耗MOSFET/IGBT、智能電源IC及集成功率模塊等方麵的研發和創新
，而且取得了長足的進展。

從工藝到材料都在創新

隨著時間的推移，功率晶體管技術得到了持續的改善。器件的體積不斷縮小
，功率密度越來越高。在電壓高於1 kV的大功率晶體管方麵，雙極結構已成為首選；低於1 kV電壓，特別是頻率高於100 kHz時，更多采用的是MOSFET。高於此電壓的大電流應用則選擇IGBT。

開發這類器件的主要挑戰在於，在開關頻率持續上升時
，需要通過減小由導通阻抗導致的導電損耗
、降低內部電容，以及改善反向恢複性能，將內部損耗降到最低。由於擊穿電壓更高及未鉗位開關特性(UIS)的緣故，提升擊穿強固性也非常重要。

以往，開發電壓低於40 V的低壓MOSFET的重點在於給定導通阻抗條件下將裸片尺寸減至最小，從而降低單位成本。因此，最重要的質量因子(Figure of Merit, FOM)就是單位為mΩ x mm2的特征導通阻抗(RDS(ON)spec)。由於低壓FET中溝道阻抗(channel resistance)對特征導通阻抗有較大影響，業界主要致力於在可用麵積上配置盡可能多的FET溝道。平麵溝道被垂直“溝槽門”溝道替代，同時使用先進的光刻技術來縮小表麵尺寸。

但是
，減小溝槽FET間距的方法並不能輕鬆達到采用RDS(ON)xQg(d)定義的關鍵質量因子，因為單位麵積上的導通阻抗方麵的改進被單位麵積門電荷(Qg)增加所抵消。開發就轉向了諸如溝槽FET(帶有額外解耦垂直場效電板從漏極屏蔽門極)、溝槽LDMOS(結合了溝槽MOS的緊湊性及背麵漏極與LDMOS的較低Qg(d))以及優化了金屬化/封裝的LDMOS等架構。

雖sui然ran多duo年nian來lai基ji於yu矽gui的de晶jing體ti管guan有you了le持chi續xu改gai進jin，但dan矽gui基ji材cai料liao特te性xing上shang的de限xian製zhi表biao明ming
，未wei來lai十shi年nian人ren們men還hai需xu要yao尋xun求qiu其qi它ta可ke用yong方fang案an。目mu前qian，利li用yong寬kuan帶dai隙xi材cai料liao(氮化镓、碳化矽及鑽石)的方案已經出現。這些材料可以提供更好的熱特性，開關損耗更低，而且結合了更有吸引力的低導通阻抗(RDS(ON))和高擊穿電壓(VBD)性能的優勢。

寬帶隙材料也可以在高壓應用中實現重大突破。氮化镓和碳化矽的臨界擊穿場的數量級高於矽，迄今發布的器件也具有熱導率更高(比矽高約3倍)的優勢。在高於1 kV的應用中碳化矽是首選材料
，而氮化镓則最適於電壓低於1 kV的應用。然而，仍然需要克服一些技術障礙
，如增加矽上厚氮化镓層以提供高額定電壓、製造增強模式晶體管及提升可靠性等。預計未來幾年首批高壓氮化镓高電子遷移率晶體管(HEMT)就會上市。

功率器件更加智能

智能電源集成電路(Smart power IC)是一種在一塊芯片上將"智能"和"電源"集成起來的全新器件。它廣泛應用於包括電源轉換器、馬達控製

、熒光燈整流器、自動開關
、視頻放大器、橋qiao式shi驅qu動dong電dian路lu以yi及ji顯xian示shi驅qu動dong等deng多duo個ge領ling域yu。中zhong國guo是shi全quan球qiu最zui大da的de消xiao費fei電dian子zi產chan品pin市shi場chang，隨sui著zhe人ren們men經jing濟ji生sheng活huo水shui平ping的de不bu斷duan提ti高gao
，各ge種zhong電dian子zi產chan品pin的de需xu求qiu與yu日ri俱ju增zeng，預yu示shi著zhe智zhi能neng功gong率lv集ji成cheng電dian路lu有you巨ju大da的de市shi場chang。

智能電源IC采用結合型雙極/CMOS/DMOS(BCD)技術，使模擬、數字及電源方麵的係統設計能夠整合在單片襯底上。後續的BCD工藝改善了高壓隔離、數字特征尺寸(提供更高模擬精度、邏輯速度、密度等)及功率處理能力。現代工藝能夠整合數字處理器、RAM/ROM內存、內嵌式內存及電源驅動器。例如，采用BCD工藝可以在單芯片上整合電源、邏輯及模擬等諸多功能。

隨著CMOS幾何尺寸的持續縮小
，高內嵌智能的需求導致16/32位處理器
、多Mb ROM/RAM及非揮發性內存，及複雜數字知識產權(IP)的整合。為了模組更高精度感測機製、高比特率數據轉換、不同接口協議、預驅動器/控製環路，及精確片上電壓/電流參考的需求
，模擬功能也在不斷增多。業界已經推出了100至200 V及5至10 A的電源驅動器。這些器件帶有低導通阻抗，及利用深溝槽及絕緣矽(SOI)技術的高密度、強固型高壓隔離架構。

用於AC-DC逆變器的整合型600 V晶體管技術與用於低於100 V應用的技術相輔相成，被證明是另一個重要市場。先進的亞微米CMOS工藝將推動低成本、低導通阻抗驅動器的整合從傳統LDMOS器件轉向雙及三低表麵電場(RESURF) DMOS、超結LDMOS及LIGBT。
[page]
封裝技術潛力無限

當前功率半導體封裝的主要趨勢是增強互連，包括旨在降低阻抗/寄生效應的晶圓級技術，以及增強型片上散熱。厚銅、金或鋁線邦定
、緞帶(ribbon)/封裝黏著(clip bonding) ，以及功率優化的芯片級封裝(CSP)也在增強裸片與外部電極之間的電阻連接效率。下圖顯示了封裝技術的演進。

圖：功率封裝整合路線圖

至(zhi)於(yu)功(gong)率(lv)模(mo)塊(kuai)，本(ben)身(shen)就(jiu)是(shi)功(gong)率(lv)電(dian)子(zi)器(qi)件(jian)按(an)一(yi)定(ding)的(de)功(gong)能(neng)組(zu)合(he)灌(guan)封(feng)而(er)成(cheng)的(de)。說(shuo)它(ta)是(shi)一(yi)種(zhong)封(feng)裝(zhuang)技(ji)術(shu)一(yi)點(dian)也(ye)不(bu)為(wei)過(guo)。早(zao)期(qi)的(de)功(gong)率(lv)模(mo)塊(kuai)在(zai)單(dan)個(ge)封(feng)裝(zhuang)中(zhong)整(zheng)合(he)多(duo)個(ge)閘(zha)流(liu)體(ti)/整流器，從而提供更高的額定功率。過去三十年來的重大突破使當今的模塊將功率半導體與感測
、驅動、保護及控製功能結合在一起。例如，智能功率模塊就是以IGBT為內核的先進混合集成功率部件，由高速低功耗管芯（IGBT）和優化的門極驅動電路，以及快速保護電路構成。IPM內的IGBT管芯都選用高速型的
，而且驅動電路緊靠IGBT，驅動延時小
，所以IPM開關速度快，損耗小。IPM內部集成了能連續檢測IGBT電流和溫度的實時檢測電路
，當發生嚴重過載甚至直接短路時，以及溫度過熱時，IGBT將被有控製地軟關斷
，同時發出故障信號。此外IPM還具有橋臂對管互鎖、驅動電源欠壓保護等功能。盡管IPM價格高一些，但由於集成的驅動
、保護功能使IPM與單純的IGBT相比具有結構緊湊、可靠性高、易於使用等優點。

模塊采用的直接敷銅(DBC)技術增強了電氣性能，而陶瓷襯底(如三氧化二鋁及氮化鋁)能夠同時提升冷卻效率。封裝-組裝技術上的改進也實現了幾個裸片和無源器件的平麵共同整合(co-integration)，以及旨在增加係統整合度的垂直堆棧技術。“解開封裝”(Un-packaging)技術是另一個有意義的研究領域

，此技術將幾個布有器件的(populated)的襯底機械整合，免除殼體、端子及基座。

持續推動工藝技術進步

許多公司都在積極開發新的工藝技術。例如

，安森美半導體開發出了專有Trench 3工藝的下一代MOSFET產品，可用於台式機

、筆記本和上網本等應用
，有助於提升能效及開關性能，同時裸片尺寸更小。

未來幾年，安森美半導體還將開發氮化镓(GaN)晶圓生產工藝
、GaN器件集成工藝
、GaN製造工藝、GaN封裝工藝、絕緣矽晶圓生產工藝、接觸/隔離溝槽工藝模塊、低電感封裝、電感和電容集成等眾多工藝技術；同時利用封裝技術實現產品創新，以更纖薄的封裝
、更低占位麵積實現更高I/O密度
，不斷提高封裝熱效率及工作溫度範圍，也使每個封裝的裸片尺寸選擇更多。此外，安森美半導體還將以更薄、直徑更大的晶圓和銅線夾來降低材料成本。