【導讀】雙脈衝測試中一個重要目標是，準確測量能量損耗。在示波器中進行準確的功率、能量測試，關鍵的一步是在電壓探頭和電流探頭之間進行校準，消除時序偏差。

雙脈衝測試中一個重要目標是，準確測量能量損耗。在示波器中進行準確的功率、能量測試

，關鍵的一步是在電壓探頭和電流探頭之間進行校準，消除時序偏差。

雙脈衝測試軟件（WBG-DPT)在4係

、5係和6係示波器上均可使用，該軟件包括一種新的專為雙脈衝測試設計的消除時序偏差（deskew）的校準技術。這種新的方法與傳統方法大有不同，測試速度顯著加快，縮短了測試時間。

該技術適用於使用場效應晶體管或 IGBT 的功率轉換器。在本篇文章中
，我們將使用 FET 術語，來使得描述簡單明了。

為什麼要消除時序偏差（deskew）？

在(zai)設(she)計(ji)任(ren)意(yi)一(yi)種(zhong)功(gong)率(lv)變(bian)換(huan)器(qi)時(shi)，都(dou)必(bi)須(xu)盡(jin)量(liang)減(jian)少(shao)開(kai)關(guan)過(guo)程(cheng)中(zhong)的(de)能(neng)量(liang)損(sun)耗(hao)。這(zhe)種(zhong)能(neng)量(liang)損(sun)耗(hao)可(ke)以(yi)使(shi)用(yong)示(shi)波(bo)器(qi)進(jin)行(xing)測(ce)量(liang)。一(yi)般(ban)方(fang)法(fa)是(shi)將(jiang)同(tong)一(yi)時(shi)刻(ke)的(de)電(dian)壓(ya)和(he)電(dian)流(liu)采(cai)樣(yang)相(xiang)乘(cheng)
，生(sheng)成(cheng)功(gong)率(lv)波(bo)形(xing)。

p(t) = v(t)*i(t)

由於功率波形表示隨時間變化的能量消耗，因此可以通過對功率波形進行積分來確定能量：

E = ∫p(t)dt

要(yao)準(zhun)確(que)測(ce)量(liang)能(neng)量(liang)損(sun)耗(hao)，電(dian)流(liu)和(he)電(dian)壓(ya)波(bo)形(xing)的(de)轉(zhuan)換(huan)應(ying)在(zai)時(shi)間(jian)上(shang)保(bao)持(chi)一(yi)致(zhi)。因(yin)此(ci)，為(wei)了(le)準(zhun)確(que)進(jin)行(xing)能(neng)量(liang)損(sun)耗(hao)測(ce)量(liang)
，設(she)計(ji)者(zhe)必(bi)須(xu)矯(jiao)正(zheng)測(ce)試(shi)夾(jia)具(ju)和(he)探(tan)頭(tou)造(zao)成(cheng)的(de)延(yan)遲(chi)。

一般來講
，在測試裝置上開始任何測量之前都要計算探頭之間的偏差。對於低電壓應用，可以使用函數發生器和時序偏差校準夾具（deskew 夾具）（Tektronix P/N 067-1686-03）進行校準。但是，這種方法對於高電壓和大電流應用而言，並非最佳選擇。

為了匹配更高功率下低壓漏-源極電壓（VDS）和漏極電流（ID）的測量，傳統技術需要重新布線測試裝置。這要求移除負載電感，並用電阻取而代之。接下來進行測量，需要匹配 VDS 和 ID 測量值。這個過程可能需要一個小時或更長時間。

一種新的時序偏差校準（deskew）方法

泰克 WBG-DPT 解決方案是業內首創的基於軟件的時序偏差校準(deskew)技術
，無需重新布線
，隻需在進行雙脈衝測量後即可執行。在新方法中，采集漏極電流 (ID) 用作參考波形。在導通期間
，利用測試電路的參數模型計算出低壓側 VDS 對齊波形
，其計算後的波形參考 ID 波形，相對於 ID 沒有時序偏移。消除時序偏差的算法確定計算出的 VDS 波形與測量出的 VDS 波形之間的時序偏差。然後將deskew校準的數據修正到 VDS 測量通道。

時序偏差校準過程

如上所述，時序偏差校準可在測量後進行。在開始雙脈衝測試時
，無需擔心 VDS 和 ID 之間的偏差
，隨後選擇deskew設置並提供以下參數：

• 探頭阻抗 - 在本文中假定為電流檢測電阻(CVR)或分流電阻

• 有效"回路"電感

• 偏置電壓（低壓側 FET 關斷時兩端的平均 VDS）

• 差分階數（模型用於平滑的濾波器階數）

  
  

圖 3. 用於建立 VDS_low 對齊波形的等效電路。該電路假定使用一個電流觀察電阻來測量 ID。

在deskew菜單中輸入的參數用於構建 VDS 對應波形。波形使用基爾霍夫電壓定律建立：

其中

V_DD - V_{DS_high} 表示電源軌電壓和高壓端場效應晶體管FET上的壓降。需要注意，在開啟期間，由於 V_DD 是固定的，而 V_{DS_high}是高壓端場效應晶體管FET本體二極管上的電壓，所以這個量是恒定的。

• R_shunt是分流電阻。

• I_D 是根據 Rshunt 上的壓降測得的漏極電流。

• dI_D /dt 是測得的漏極電流變化率。

• L_eff 是整個電源回路的有效電感。

如上所述，在開啟期間
，V_DD - V_{DS_high} 實際上是恒定的。R_shunt和L_eff 也是恒定的。 這意味著模擬的 V_{DS_low} 走線波形是 ID的函數。

配置完參數後，用戶按下 WBG 的deskew按鈕。係統將根據指定的參數和漏極電流生成 VDS 的數學模型。 該波形將顯示在屏幕上。

圖 4. 根據 ID 計算出的 V_DS 對齊波形與測量的 V_DS波形進行比較。偏移是對齊波形和測量波形之間的時間差。計算出偏斜後，就可以從I_D 波形中去除偏斜。

如上圖所示
，有效電感L_eff考慮到了整個環路的 "疊加 "。因此，L_eff 通常是未知的，而這個參數需要反複調整。簡單地將糾偏過程反複運行

，並對 L_eff 進行調整
，直到計算出的對齊波形和測量出的 V_DS波形具有相同的形狀。如果計算出的 V_DS對齊波形與測量的 V_DS波形在形狀上存在差異，可以調整參數並再次運行校準時間偏差。

一旦參數設置準確，對齊波形和測量波形將具有相同的形狀
，係統就能確定並糾正偏斜。偏斜值顯示在Deskew設置中，並自動應用於連接 V_DS信號的通道。

這一新流程可以準確地計算偏斜值
，並將時序偏差校準時間從一小時或更長時間縮短到 5 至 10 分鍾。

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片
、文字如涉及作品版權問題
，請聯係小編進行處理。

推薦閱讀：

支持 OTA 更新的MCU很多 為何 ESP32這麼受歡迎
？

速來圍觀|瑞森半導體慕尼黑華南電子展主題演講

電機逆變器：降低電器功耗

利用開放式RAN網絡解決時間難題

集創北方耿俊成：矽基OLED顯示接近4K PPI，是未來VR/MR最佳技術路線