【導讀】想xiang象xiang一yi下xia，在zai一yi個ge擠ji滿man人ren的de大da房fang間jian裏li，每mei個ge人ren都dou有you一yi條tiao您nin需xu要yao的de重zhong要yao信xin息xi。他ta們men都dou很hen樂le意yi告gao訴su您nin他ta們men的de信xin息xi，但dan問wen題ti是shi，他ta們men都dou在zai同tong一yi時shi間jian說shuo話hua。房fang間jian裏li的de人ren越yue密mi集ji，就jiu越yue難nan將jiang想xiang要yao關guan注zhu的de信xin息xi與yu周zhou圍wei的de雜za音yin區qu分fen開kai。

提升集成電路中的介電層性能可以在現在和未來的存儲器和邏輯電路發展中產生巨大的戰略影響。

想xiang象xiang一yi下xia，在zai一yi個ge擠ji滿man人ren的de大da房fang間jian裏li，每mei個ge人ren都dou有you一yi條tiao您nin需xu要yao的de重zhong要yao信xin息xi。他ta們men都dou很hen樂le意yi告gao訴su您nin他ta們men的de信xin息xi，但dan問wen題ti是shi，他ta們men都dou在zai同tong一yi時shi間jian說shuo話hua。房fang間jian裏li的de人ren越yue密mi集ji
，就jiu越yue難nan將jiang想xiang要yao關guan注zhu的de信xin息xi與yu周zhou圍wei的de雜za音yin區qu分fen開kai。

這就是“串擾”
，維基百科將其定義為“傳輸係統上一個電路或通道上傳輸的信號在另一個電路或通道中產生不希望出現的影響”。如(ru)果(guo)您(nin)從(cong)事(shi)存(cun)儲(chu)器(qi)和(he)邏(luo)輯(ji)器(qi)件(jian)製(zhi)造(zao)，那(na)麼(me)您(nin)麵(mian)臨(lin)的(de)情(qing)況(kuang)就(jiu)很(hen)像(xiang)那(na)個(ge)嘈(cao)雜(za)的(de)房(fang)間(jian)，因(yin)為(wei)在(zai)這(zhe)當(dang)中(zhong)非(fei)常(chang)鄰(lin)近(jin)的(de)範(fan)圍(wei)裏(li)就(jiu)有(you)數(shu)十(shi)億(yi)個(ge)動(dong)態(tai)隨(sui)機(ji)存(cun)儲(chu)器(qi) (DRAM) 單元或邏輯晶體管。

典型的DRAM單元包含一個電容器（存儲電荷用以代表1或0）、一個存取晶體管以及一個位線（用來讀取電容器中的電荷）。為了追求更高的存儲密度、更快的讀寫速度和盡量小的功耗
，這些結構變得越來越小
，並在最近幾年演變出了3D結構設計。同時，傳感電壓 (∆V) 和單元電容 (Cs) 隨著每一代技術的演進而降低
，因此需要相應的降低位線電容 (CBL)。

類lei比bi嘈cao雜za房fang間jian的de例li子zi，傳chuan感gan電dian壓ya和he單dan元yuan電dian容rong的de降jiang低di就jiu好hao比bi你ni想xiang聽ting到dao的de說shuo話hua聲sheng變bian得de更geng加jia不bu清qing晰xi
，使shi你ni更geng難nan將jiang他ta所suo說shuo的de內nei容rong區qu分fen於yu環huan境jing音yin。邏luo輯ji領ling域yu也ye是shi如ru此ci：越來越大的寄生電容（柵極間以及柵極和柵極觸點之間）增加了串擾的風險。

串擾問題自電子學早期就一直存在。幸運的是，我們有一個眾所周知的解決方式：隔離。在嘈雜的房間中，隔離需要在每個人的周圍都放置隔音板；而在集成電路上，通常可以通過更好的介電薄膜來實現隔離。

其中“更好”的介電薄膜不僅僅意味著更低的介電常數 (k)，盡管這是一個重要因素。薄膜也必須在不損害其他電路元件的情況下進行沉積，還要能夠在隨後的熱加工
、刻蝕
、清洗和其他步驟中存留並且不改變任何特性
，它們必須是無缺陷且均勻的。而且在3D電路的時代
，僅實現平麵厚度均勻還不夠
，即使是在垂直維度沉積

，薄膜特性也必須一致。

此外還有一個因素：meigexianjindexinpianzhizaoqiyedoumianlinzhejiliedejingzheng

，yincitamennulikaifazijidutedefangfa，yihuodegenggaodelianglvhegengyoudexingneng。fuzezhexiegongyitiaozhengdegongchengshixuyaobomojuyouduoyangxinghelinghuoxing，zheyiweizhetamennenggoutiaokongbomochengfenyihuodebutongtexing，baokuokeshixuanzexingdeng。meiyidaixinjishudailaigenggaodemiduhefuzaxing，shidetishengxingnenghelianglvgengjutiaozhan。huidaocaozafangjiandeleibi，womenkeyilijieweifangjianbiandeyuelaiyuexiao，errenmenshuohuadeshengyinyuelaiyueda；可以用於隔離的空間越來越少，但卻更需要隔離來聽清我們想聽到的聲音。

在3D時代之前，工藝與整合工程師在尋求隔離方案時可以考慮已經被證實可行的方法：沉積可調的平麵介電層或共形二氧化矽或氮化物。但現在的介電層既需要可調性和共形性


，也需要能夠沉積含有矽碳鍵的薄膜如SiCO，從cong而er獲huo得de更geng高gao的de刻ke蝕shi選xuan擇ze性xing，因yin為wei從cong環huan柵zha結jie構gou內nei隔ge離li層ceng到dao後hou段duan介jie電dian層ceng再zai到dao先xian進jin的de光guang刻ke工gong藝yi
，刻ke蝕shi選xuan擇ze性xing在zai許xu多duo應ying用yong中zhong變bian得de越yue來lai越yue重zhong要yao。同tong時shi
，等deng離li子zi體ti對dui電dian路lu的de損sun傷shang也ye越yue來lai越yue令ling人ren擔dan憂you。

那麼，隔離的探索方向在哪裏？

一種方向是新的沉積技術SPARC，它可以很好地滿足這些新興需求。除了能在高深寬比結構中的不同深度保持一致的成分和特性外，SPARC還能沉積高度共形的SiCO薄膜。這種薄膜可以作為低介電常數隔離層為邏輯和DRAM器件提供有效隔離。

SPARC方法能夠實現大範圍的成分調控
，同時仍保持極好的共形性。SPARC沉積的SiCO薄膜致密，堅固而漏電低
，其介電常數 (k) 值為~4-4.4，並且可以在不氧化底層的情況下直接沉積於鈷
、鎢等金屬。這種薄膜在表現出極佳的粘附性的同時也展現了氣密性。即使在400℃的低沉積溫度下，碳也是完全交聯的，隻有很少甚至沒有末端甲基，與其他SiOC薄膜相比，SPARC法製備的SiCO薄膜具有更好的熱穩定性和化學穩定性。

重zhong要yao的de是shi
，這zhe些xie優you點dian是shi在zai非fei等deng離li子zi體ti環huan境jing中zhong實shi現xian的de。流liu入ru的de基ji態tai自zi由you基ji隻zhi與yu選xuan定ding的de前qian驅qu體ti分fen子zi中zhong的de特te定ding鍵jian相xiang互hu作zuo用yong，因yin此ci斷duan鍵jian具ju有you選xuan擇ze性xing，這zhe使shi得de前qian驅qu體ti自zi由you基ji粘zhan附fu係xi數shu低di，從cong而er獲huo得de台tai階jie覆fu蓋gai性xing極ji高gao的de薄bo膜mo。在zai沉chen積ji步bu驟zhou中zhong
，矽gui碳tan鍵jian不bu會hui被bei斷duan開kai
，任ren何he與yu前qian驅qu體ti分fen子zi中zhong的de矽gui結jie合he的de氧yang、氮或碳都被保留下來。為了實現大範圍的成分調控


，需要根據所需的薄膜類型來設計和選擇前驅體。

zaicigongyizhong
，keyizengjiaguitanjiandebili，tongshijiangdiguiyangjiandemidu。jishiduiyuzaibutongwenduxiachenjidebomo，xiangbiyubomozhongdetanmiduhuotanzongliang，jiaoliantandeliangcaishiyingxiangkeshixuanzexingdezhuyaoyinsu。ciwai，zhexieSiCO薄膜在稀氫氟酸和熱磷酸等典型濕法化學物質中的濕法刻蝕速率為零
，因此可提供近乎無限的濕法刻蝕選擇性。薄膜直到15Å都一直具有連續性，且沒有針孔
，不像原子層沉積氮化矽薄膜，至少需要30Å才沒有針孔。

SiCO薄膜在實踐中表現如何？

回到DRAM示例：正如前麵提到的，技術節點演進過程中使得DRAM單元電容持續下降，為了提高獲取DRAM單元信息的能力，需要相應的降低位線電容。

位線電容的很重要一部分（可能是一半）源自位線和存儲節點單元之間的耦合。自20nm節點開始，空氣間隙成為減少這種耦合的一種手段。空氣間隙兩側的介電薄膜必須滿足許多嚴格的標準，包括共形性
、粘附性、氣密性
、介電常數和擊穿電壓。SPARC沉積的SiCO薄膜的特性可實現比傳統材料更低的電容耦合，從而提高DRAM的性能。

在邏輯器件中
，柵極隔離層長期以來一直被認為是減少柵極之間以及柵極和柵極觸點之間寄生電容
、從而降低串擾風險的一種手段。隔離層的概念被引入了3D環柵結構中，但額外的要求是，隔離層材料還必須充當橫向刻蝕停止層。

SPARC沉積的SiCO薄膜的綜合特性也非常適合環柵結構邏輯器件這種情況。除其電學特性外
，SiCO高度的各向異性和出色的刻蝕選擇性還能幫助改善生產線。

zaizhelianggelizizhong，chuanraodezuixiaohuazhishizhongduokaolvyinsuzhiyi。danzhezhongzuixiaohuaduizhenggedianlukaifayouzhezhongyaoyingxiang，yinweitajianqingledianrongqihejingtiguandefudan
，shitamengengrongyishixianqigezidegongneng。congquanjulaikan

，zhejianruolexunqiuqitatujinglaitigaoxingnengdebiyaoxing
，ernaxietujingdoubiranyaofuchuchengben，bingqiekenenghuidailaixindefuzaqingkuang。zhehenhaoditixianlezaijichucengmianshangjinxingdexiweishengjiyenengchanshengjudadeyingxiangli。

SPARC工gong藝yi的de高gao度du靈ling活huo性xing和he適shi應ying性xing使shi其qi可ke以yi用yong於yu製zhi備bei多duo種zhong共gong形xing薄bo膜mo和he不bu同tong成cheng分fen的de薄bo膜mo。例li如ru
，它ta可ke用yong於yu沉chen積ji高gao度du可ke調tiao的de碳tan氮dan化hua矽gui薄bo膜mo。碳tan化hua硼peng和he硼peng碳tan氮dan等deng優you質zhi共gong形xing硼peng基ji薄bo膜mo也ye已yi被bei成cheng功gong製zhi備bei，它ta們men的de濺jian射she和he刻ke蝕shi行xing為wei與yu矽gui基ji薄bo膜mo不bu同tong。

一個頗具潛力的應用是在先進的圖形化技術方麵，比如自對準四重圖形化技術、自對準柵極和觸點以及完全自對準通孔，這些技術都是為了製備日益複雜的3D結構所開發的

，它們都需要用到具有特別突出的刻蝕選擇性的材料
，來實現更高的層間對準精度。先進圖形化技術需要獨特的隔離層、硬(ying)掩(yan)膜(mo)和(he)刻(ke)蝕(shi)停(ting)止(zhi)層(ceng)材(cai)料(liao)的(de)組(zu)合(he)，以(yi)使(shi)它(ta)們(men)能(neng)在(zai)各(ge)種(zhong)等(deng)離(li)子(zi)體(ti)刻(ke)蝕(shi)和(he)濕(shi)法(fa)化(hua)學(xue)刻(ke)蝕(shi)過(guo)程(cheng)中(zhong)呈(cheng)現(xian)出(chu)接(jie)近(jin)完(wan)美(mei)的(de)選(xuan)擇(ze)性(xing)。基(ji)於(yu)碳(tan)化(hua)硼(peng)和(he)硼(peng)碳(tan)氮(dan)的(de)薄(bo)膜(mo)是(shi)很(hen)好(hao)的(de)選(xuan)擇(ze)，因(yin)為(wei)它(ta)們(men)具(ju)備(bei)合(he)適(shi)的(de)介(jie)電(dian)常(chang)數(shu)k值、共形性、電特性以及其他特點。

同樣，使用SPARC技術沉積的、基於碳化矽的薄膜在3D NAND存(cun)儲(chu)孔(kong)的(de)製(zhi)造(zao)中(zhong)也(ye)非(fei)常(chang)有(you)用(yong)，因(yin)為(wei)它(ta)們(men)有(you)良(liang)好(hao)的(de)可(ke)調(tiao)性(xing)，且(qie)對(dui)氧(yang)化(hua)物(wu)和(he)氮(dan)化(hua)物(wu)具(ju)有(you)很(hen)好(hao)的(de)選(xuan)擇(ze)性(xing)。在(zai)任(ren)何(he)基(ji)於(yu)等(deng)離(li)子(zi)體(ti)的(de)工(gong)藝(yi)出(chu)現(xian)問(wen)題(ti)時(shi)
，使(shi)用(yong)自(zi)由(you)基(ji)來(lai)製(zhi)造(zao)薄(bo)膜(mo)的(de)能(neng)力(li)是(shi)很(hen)有(you)吸(xi)引(yin)力(li)的(de)新(xin)選(xuan)項(xiang)。

很少有比半導體製造迭代得更快的行業
，這對開發和整合日新月異的生產工藝組合提出了不斷挑戰。半導體行業一直麵臨著如3D整合等新問題和像串擾這樣持續存在的問題，因而需要工程師們的智慧和創造力確保技術的與時俱進，也需要像SPARC這樣的創新設備支持技術的實現，以確保“每條信息都被清楚聽到”。

作者：泛林集團公司副總裁兼電介質原子層沉積產品總經理Aaron Fellis

免責聲明：本文為轉載文章
，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片
、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

中國工程院院士：已經明朗，MEMS技術是傳感器重要的發展方向和趨勢！

工業4.0時代，單對以太網如何顛覆傳統工廠車間？

IGBTs給高功率帶來了更多的選擇

25kW電動汽車直流快速充電樁：設計技巧
、技術和經驗總結

設計高能效AC-DC電源不再需要MCU（和編碼）