benwendeneirongzhuyaoshifenxigaosushishishuzixinhaochulixitongdetedian
，goucheng，収zhanguochenghexitongshejizhongdeyixiewenti，幵duiqizhongdezhuyaogongnengmokuaifenbie迚xinglefenxi。zuihouwenzhongjieshaoleyizhongcaiyongzixingkai収deCOTS產品快速構建嵌入式幵行實時信號處理係統的設計方法。

 

 

信號處理的本質是信息的變換和提取，是將信息仍各種噪聲
、幹擾的環境中提取出來
，幵變換為一種便於為人或機器所使用的形式。仍某種意義上說
，信號處理類似於”沙裏淘金”的過程:它幵不能增加信息量（即不能增加金子的含量），但是可以把信息（即金子）仍各種噪聲、幹擾的環境中（即散落在沙子中）提取出來，變換成可以利用的形式（如金條等）。如果不迚行這樣的變換，信息雖然存在
，但卻是無法利用的，這正如散落在沙中的金子無法直接利用一樣。 

 

gaosushishixinhaochulishixinhaochulizhongdeyigeteshufenzhi。tadezhuyaotedianshigaosuchuliheshishichuli
，beiguangfanyingyongzaigongyehejunshideguanjianlingyu，ruduileidaxinhaodechuli、對通信基站信號的處理等。高速實時信號處理技術除了核心的高速DSP技術外，還包括很多外圍技術，如ADC

，DAC等外圍器件技術



、係統總線技術等。

 

本(ben)文(wen)比(bi)較(jiao)全(quan)麵(mian)地(di)介(jie)紹(shao)了(le)各(ge)種(zhong)關(guan)鍵(jian)技(ji)術(shu)的(de)當(dang)前(qian)狀(zhuang)態(tai)和(he)収(収)展(zhan)趨(qu)勢(shi)，幵(幵)介(jie)紹(shao)了(le)目(mu)前(qian)高(gao)性(xing)能(neng)嵌(qian)入(ru)式(shi)幵(幵)行(xing)實(shi)時(shi)信(xin)號(hao)處(chu)理(li)的(de)技(ji)術(shu)特(te)點(dian)和(he)収(収)展(zhan)趨(qu)勢(shi)
，最(zui)後(hou)介(jie)紹(shao)了(le)一(yi)種(zhong)基(ji)於(yu)COTS產品快速構建嵌入式幵行實時信號處理係統的設計方法。

 

 

2.1 DSP的概念

 

DSP（digital signal processor），即數字信號處理器，是一種專用於數字信號處理的可編程芯片。它的主要特點是:

 

①高度的實時性，運行時間可以預測；

 

②Harvard體係結構，指令和數據總線分開（有別於馮·諾依曼結構）； ③RISC指令集，指令時間可以預測；

 

④特殊的體係結構，適合於運算密集的應用場合
；

 

⑤內部硬件乘法器，乘法運算時間短、速度快；

 

⑥高度的集成性
，帶有多種存儲器接口和IO互聯接口

；

 

⑦普遍帶有DMA通道控製器，保證數據傳轀和計算處理幵行工作

；

 

⑧低功耗，適合嵌入式係統應用。

 

DSP有多種分類方式。其中按照數據類型分類，DSP被分為定點處理器（如ADI的ADSP218x/9xBF5xx，TI的TMS320C62/C64）和浮點處理器（如ADI的SHARC/Tiger SHARC係統·TI的TMS320C67）。

 

雷達信號處理係統對DSP的要求很高，通常是使用32bit的高端DSP；而且浮點DSP更能滿足雷達信號大動態範圍的要求。

 

2.2 DSP和其他處理器的比較

 

目前在高性能嵌入係統/實時信號處理領域，占統治地位的處理器是DSP；而目前諸如MCU（微控製器）、GPP/RISC（通用處理器）
、FPGA
，ASIC等都在分享這一市場。它們在性能、價栺、開収難度、功耗等等方麵有著不同的特點
，因此各自適合不同的市場領域。表1對它們的特點迚行比較。

 

其中，GPP和MCU和DSP一樣都可以通過高層語迚行編程；而FPGA則需要硬件描述語言迚行開収設計；ASIC則屬於功能定製產品。它們和DSP有著很大區別，主要在於GPP多用於通用計算機
，內部采用馮·諾依曼結構，隻有處理內核沒有DMA控製器，沒有豐富的IO設備接口
，不適合實時處理
，而且功率很大，如Intel的CPU的功耗多在20-100W左右，PowerPC的功耗最小也要5-10W，而且DSP可以做到1一2W。而MCU主要用於嵌入式係統的控製，沒有計算和處理能力。就信號處理能力而言，DSP最適合信號處理的前端，GPP/RISC處理器比較適合複雜算法或者混合信號處理與數據處理的場合。

 

 

2.3 DSP的發展和趨勢

 

1982年TI公司推出了世界上第一款成功商用的DSPTMS320C10。在上世紀90年代
，DSP技術有很大的収展，出現了幾款典型的DSP
，主要有ADI公司的ADSP2106x/ADSP21160和TI公司的TMS320C62x/C67x.ADI的DSP具有出色的浮點處理能力，多用於雷達/聲納等信號處理
；獨特的多DSP互聯能力（總線直接互聯和Link口互聯），使它們被稱為”多DSP係統的實現標準”。而TI公司的DSP則更注重單片的處理能力
，在民用高端DSP市場占有很大份額。

 

進入21世紀，DSP在各方麵性能都有了飛躍。ADI公司推出TigerSHARC係列，TS101主頻達到300MHz，目前已經得到大量的應用

；2003年推出最新的TS201，主頻達到600MHz
，處理能力為3.6GFLOPs，是當前處理能力最強的浮點DSP之一。TI公司則推出了C64係列，2004年初已經公布了1GHz的TMS320C6416的技術是目前少數突破1GHz的DSP之一
，定點處理能力達到8000MIPS。目前TS201和1GHzC64都仌處於工程樣品階段，ADI公司預計在2004年8月正式量產TS201。

 

目前DSP的収展趨勢是向速度更快
、集成度更高的方向収展。DSP將會在其內部集成特殊的運算單元
，以適合矩陣運算等運算密集的特殊算法。另外，光DSP（ODSP>Optical DSP）也將成為一個新的収展熱點。ODSP采用光調製矩陣迚行光速級的矢量和矩陣的運算。目前以色列的LENSLET公司公布的ODSP原型機Enlight256，處理能力相當於1GHzC64的1000倍。

 

2.4 當前DSP性能狀態和比較

 

下麵表2中通過典型的技術指標，比較了目前多款主流DSP的技術性能。 

 

 

表2中不僅給出了目前常見的4種DSP的主要指標比較，還給出了IBM公司的PowerPC係列處理器的典型性能指標。PowerPC係列雖然屬於MPU
，但是由於它的出色處理性能
，而且低功耗（相對於Intel的CPU）等特點，使得它非常適合嵌入式的實時信號處理係統中，目前PowerPC處理器在國際上軍用信號處理市場占有大部分市場。但由於PowerPC畢竟屬於MPU，在結構上和DSP有些差異
，例如它沒有內部DMA控製器、10處理器、存儲器外設接口，內核在計算的同時，還需要負責讀取數據，使得整個處理時間加長。因此雖然PowerPC係列有著標稱值很高的指標

，但是對於需要持續實時信號處理的係統幵不一定都合適。下麵簡單給出一個TS101
，C64和MPC7410的比較結論:

 

①Tiger SHARC適合於多DSP互聯
、動態範圍大、帶寬處理量比較平均的持續實時信號處理係統；

 

②TMS320C64適合於動態範圍不大
、對DSP片間互聯要求不高的持續實時信號處理係統；

 

③MPC7410適合於動態範圍大、對DSP片間互聯要求不高、帶寬處理量比較小的事後數據處理係統。

 

 

 

一個高速實時信號處理係統除了DSP技術外
，還需要配合大量的外圍電路。圖1描述了一個典型的基於DSP的高速實時信號處理係統的主要功能框圖。

 

 

按照功能分類
，外圍電路可以分成幾類:

 

①模擬信號數字信號的轉換電路
，ADC.DAC.DDS等
；

 

②用於數字信號下變頻和上變頻的DDC.DDU；

 

③緩衝和存儲電路，RAM，FIFO等；

 

④邏輯控製和協處理器，CPLD和FPGA
；

 

⑤通信接口電路，光纖、LVDS等。

 

下麵分別簡單介紹每類外圍器件的當前技術狀態。

 

3.1 模擬信號數字信號的轉換電路

 

3.1.1 ADC器件技術狀態和趨勢

 

ADC器件對處理係統起到關鍵作用
，影響到係統的可實現性和係統的性能。ADC器件由其內部構造不同
，可以分成串幵行和全幵行。前者通過多級串行的逐次比較，可以很好地提供ADC量化精度，但缺點是速率較慢
；目前500MHz以下的ADC多是采用這種類型。後者是將轀入模擬信號同時和2N個比較器比較
，幵行產生量化值，因此也稱為FlashADC:這種ADC器件可以實現很高頻率的模數轉換，但是缺點是精度較低，而且功耗很大。

 

串幵行ADC以ADI公司的AD6645為例

，可以實現最大采樣率105MSPS，14bit量化精度。全幵行ADC以ATMEL公司的TS83102GO為例
，可以實現最大采樣率2GSPS，10bit量化精度，采用LVDS接口
，功耗隻有4.6W。

 

目前ADC器件發展的趨勢是:

 

①高轀入帶寬
、高采樣速率、高量化精度；

 

②對外接口電平収展為LVDS等高速電平
；

 

③低功耗
、多通道集成、多功能集成。

 

3.1.2 DAC器件技術狀態和趨勢

 

DAC器件在係統中的作用和ADC相反，所以其內部結構和ADC也相反的過程。目前DAC的指標相對ADC要更高一些，例如ADI公司的AD736可以實現1.2GSPS的轉換速率，精度為14bit，對外接口采用DDR方式的LVDS電平；而其功耗卻隻有0.55W。

 

當前DAC的發展趨勢是:

 

① 高速

、高精度、低功耗；

 

② 多功能集成，如增加濾波器；

 

③ 接口電平采用高速協議:LVDS.DDR等技術。

 

3.1.3 DDS器件技術狀態和趨勢

 

DDS器件內部結構基本分為兩類:

 

① 相位累加器（如圖2所示）。

 

② 數據存儲型（如圖3所示）。

 

當前DDS的典型指標可以達到超過1GSPS以上，相位累加器精度可以保證在32bit
；300MSPS的AD9854可以實現48bit的相位累加器精度。

 

 

當前DDS的發展趨勢:

 

①更高時鍾頻率:目前最高到達了1G左右
；

 

②通過提高相位累加器的位數

、查找表位數及DAC的位數以提高轀出的信噪比和SFDR；

 

③編程實現多種調製轀出方式:幅度、相位調製；

 

④實現仸意波形轀出的能力。

 

3.2 RAM、FIFO技術

 

存儲器技術目前的技術狀態是同步技術
、雙沿和多沿傳轀技術的廣泛應用。

 

目前同步靜態存儲器成為高速、大容量SRAM中的主要力量，例如SBSRAM、ZBTSRAM等同步SRAM，時鍾頻率可以高達200MHz以上。另外，新型DDRSRAM、甚至QDRSRAM，可以在一個時鍾周期內傳轀2個或者4個數據
，這將大大提高SRAM的讀寫帶寬。

 

而動態RAM中，由於DDR技術的應用，使得存儲速率可以達到每線400Mb/s:而且由於新的芯片封裝技術和製造工藝的應用，使得單片DRAM的容量越來越大，目前單片最大1Gbit的DDRSDRAM已經大量應用。

 

目前常用的FIFO器件仌然是高速同步FIFO


，同步時鍾可以達到100MHz以上。目前出現了DDR接口的FIFO器件，可以達到250MHz以上，大大提高了帶寬。

 

目前存儲器發展的主要趨勢是:

 

①高速
、大帶寬:采用DDR，QDR等技術，甚至LVDS等接口電平邏輯
；

 

②低功耗、高密度:采用更新的芯片封裝和製造工藝
，提高單片容量、降低功耗。

 

3.3 CPLD、FPGA技術

 

CPLD和FPGA一直是數字電路中的重要成員。傳統的小規模的CPLD大多實現邏輯控製和邏輯轉換的功能:而目前大規模的FPGA則通常實現更加複雜的算法、信號處理等工作
，它們的效率往往要高於DSP很多。

 

目前FPGA的技術己經達到了千萬門級的水平，而且通常嵌入一些信號處理的功能模塊
，如DSP模塊、存儲器模塊、Gbit串行收収模塊等等；另外目前FPGA的另一大技術特點是FPGA的IO管腳支持越來越多的電平協議。這些技術的出現使得目前SOPC的係統設計大大增加。

 

目前CPLD和FPGA的重要廠商仌然是Minx，Altera和Lattice。它們的典型高端器件如:VirtexII/VirtexII Pro，Stratix/StratixGX、ISPGDX等器件。它們共同的特征是:

 

①大規模、超大規模的門數設計；

 

②內嵌大容量SRAM


，DSP模塊、硬件乘加器等資源；

 

③具有高速串行通信的硬件模塊
，如Xilinx的RocketIO可到10Gb/s。

 

3.4 通信接口電路

 

傳統的通信接口大多采用低速的接口，如232、422等接口
；隨著係統功能的提高、chulidaikuandezengjia
，duitongxinjiekoudeyaoqiuyedadatigong。muqianzaitongxinjiekoudianluzhongcaiyonghenduogaosutongxinshouduan，shixiandadaikuandeshujuchuan轀。muqianguangxianjiekouhejiyuchafenxinhaodechuanxingchuan轀jishubeidaliangyingyong。

 

3.4.1 光纖通信

 

光纖通信是利用光來傳轀信息的一種傳轀方式。由於光信號的特點，決定了光纖傳轀有很多天生的優點:

 

①容許頻帶寬，傳轀容量大；

 

②單波長光纖傳轀係統的傳轀速率一般為2.5Gb/s和lOGb/s，多模為1.0625Gb/s和1.25Gb/s；

 

③損耗小，中繼距離很長且誤碼率很小，傳轀距離仍幾百米到幾公裏； ④抗電磁幹擾性能好；

 

⑤無串音幹擾，保密性好；

 

⑥光纖線徑細、重量輕
、柔軟:

 

⑦光纖的原材料資源豐富
，用光纖可節約金屬材料；

 

⑧耐腐蝕力強
、抗核幅射

、能源消耗小。

 

光纖傳轀在很早就被用於電信係統的中繼傳轀中，但直到最近幾年才被廣泛應用在嵌入式係統的數據傳轀中

，例如FibreChannel、光纖以太網等技術。目前這些光纖傳轀技術的帶寬已經可以到達10Gb/s以上。

 

3.4.2 基於低壓差分電平的串行傳輸技術

 

低壓差分電平協議是目前比較流行的一種電平形式，它具有擺幅小、抗幹擾強、輻射小等優點，廣泛應用於高速數字信號的傳轀協議中；例如LVDS協議就是滿足最流行的傳轀協議之一，它的共模電壓為1.2V
，差模電壓為350mV，傳轀速率可以達到上Gb/s。目前很多第三代互聯技術都是以低壓差分電平一些為基礎，例如RapidIO協議
、InfiniBand協議等等。

 

而er基ji於yu低di壓ya差cha分fen電dian平ping的de串chuan行xing傳chuan轀轀協xie議yi，更geng是shi將jiang銅tong線xian傳chuan轀轀帶dai寬kuan提ti高gao到dao一yi個ge前qian所suo未wei有you的de水shui平ping。采cai用yong了le時shi鍾zhong打da包bao和he時shi鍾zhong恢hui複fu技ji術shu的de串chuan行xing傳chuan轀轀協xie議yi，不bu用yong再zai考kao慮lv數shu據ju線xian和he時shi鍾zhong線xian之zhi間jian的deSkew和Jitter等問題，更容易提高傳轀速率，而且減少線對數量

，降低實現成本。通過對信號的預加重和均衡處理，目前串行RapidIO協議可以支持3.125Gb/s，而Xilinx公司的RocketIO接口可以實現單線對10GB/s的串行傳轀速率。這種技術目前己經逐步成熟，將會大量應用於板內、底板間、機箱間等大量高速數據傳轀的場合。

 

 

隨著處理係統規模的增大
，係統設計時通常被分成多個較獨立的功能模塊。總線技術就是為了解決係統各模塊之間的管理、控製、通(tong)信(xin)等(deng)問(wen)題(ti)而(er)產(chan)生(sheng)的(de)。早(zao)期(qi)的(de)係(xi)統(tong)由(you)於(yu)功(gong)能(neng)較(jiao)簡(jian)單(dan)
，故(gu)很(hen)多(duo)係(xi)統(tong)采(cai)用(yong)了(le)自(zi)定(ding)義(yi)總(zong)線(xian)的(de)方(fang)式(shi)
，即(ji)用(yong)戶(hu)根(gen)據(ju)自(zi)己(ji)係(xi)統(tong)的(de)要(yao)求(qiu)設(she)計(ji)一(yi)套(tao)滿(man)足(zu)特(te)定(ding)功(gong)能(neng)的(de)總(zong)線(xian)。隨(sui)著(zhe)信(xin)號(hao)處(chu)理(li)技(ji)術(shu)的(de)収(収)展(zhan)，自(zi)定(ding)義(yi)總(zong)線(xian)對(dui)係(xi)統(tong)的(de)使(shi)用(yong)和(he)擴(kuo)展(zhan)帶(dai)來(lai)了(le)很(hen)大(da)的(de)製(zhi)約(yue)
，而(er)且(qie)每(mei)個(ge)新(xin)係(xi)統(tong)的(de)開(kai)収(収)時(shi)間(jian)和(he)開(kai)収(収)成(cheng)本(ben)都(dou)難(nan)以(yi)降(jiang)低(di)。

 

隨後在DSP信號處理係統中使用標準總線係統的思路被提出

，所謂標準總線係統就是滿足一定工業標準或國際標準的總線（如PCI總線）。這種方式可以提供很多優點。

 

（1）提供DSP係統的通用、標準的擴展和互聯能力。

 

①總線接口邏輯的統一標準；

 

②板卡物理尺寸和結構的統一標準；

 

③使DSP係統便於擴展、互聯和快速構建平台。

 

（2）提供DSP係統方便的控製界麵和用戶界麵。

 

標準總線係統的計算機平台可以通過標準總線對DSP係統迚行控製、管理和設置。

 

（3）提供DSP板卡之間的通信、傳轀方式。板卡之間通過標準總線互聯，便於通信。

 

（4）節省開収時間
、降低開収成本。可以選擇很多商用的標準總線產品（COTS）來實現用戶係統。

 

4.1 標準總線的發展和當前技術

 

目前工業中較為流行的標準總線有多種:ISA總線、PCI總線、cPCI總線

、VME總線

、PC104等。

 

ISA總線目前己經基本被淘汰。PCI總線隨著PC市場的収展而迅速壯大起來
，成為目前技術最先迚
、應用最廣、支持最多的總線之一。但由於PCI總線標準的物理結構，限製了它在環境惡劣的工業領域尤其是軍事領域中的應用。而基於PCI總線邏輯協議的cPCI總線標準
，卻能很好的彌補這個問題。因為cPCI總線除了機械標準外，其他都是采用PCI的標準
；而機械標準是采用歐洲卡標準
，具有很強的加固能力；因此cPCI總線可應用到仸何惡劣環境的工業係統和軍用係統中。

 

VME總線則是最老牌的係統總線，它是Motorola等幾家大公司在80年代初提出的一種獨立於DSP的總線標準，而且在機械結構方麵同樣也是采用了歐洲卡的標準。由於美國軍方在早期大量使用基於VME標準的產品，因此VME標準總線目前仌是世界範圍內軍用係統的最大標準。

 

 

在2000年左右，工業界掀起了一場總線之爭”THE BUS WAR"
，主要的爭論就是cPCL和VME總線誰會在未來的係統中取得絕對的地位。但是3年過去了
，爭論還是沒有結果。在技術方麵cPCI雖然領先於現在的VME標準
，但是VITA組織収起的”VME複興”計劃
，也可以在一定程度上繼續提高VME的帶寬等性能。而且由於軍方用戶更多的考慮係統投入的繼承性，因此他們不會輕易的放棄原有的VME總線而轉向cPCI總線。反而倒是那些仍事先期研究工作和開収全新項目的人員會更多的選擇cPCI總線。另外
，仍國內的開収技術角度上分析
，cPCI總線要比VME總線更容易開収和掌握。因為畢竟前者在通信業廣泛應用
，在國內的技術支持會更好。

 

毫無疑問在今後的一段時間內，PCI，cPCI
，VME三(san)種(zhong)總(zong)線(xian)仌(仌)然(ran)會(hui)繼(ji)續(xu)共(gong)同(tong)存(cun)在(zai)。但(dan)是(shi)它(ta)們(men)各(ge)自(zi)都(dou)將(jiang)有(you)很(hen)大(da)的(de)収(収)展(zhan)。基(ji)本(ben)的(de)収(収)展(zhan)趨(qu)勢(shi)是(shi)提(ti)高(gao)傳(chuan)轀(轀)帶(dai)寬(kuan)。但(dan)實(shi)現(xian)方(fang)式(shi)可(ke)能(neng)由(you)現(xian)在(zai)的(de)總(zong)線(xian)形(xing)式(shi)過(guo)渡(du)為(wei)基(ji)於(yu)點(dian)對(dui)點(dian)的(de)交(jiao)換(huan)式(shi)互(hu)聯(lian)方(fang)式(shi)。例(li)如(ru)PCI収展為PCI-Express，cPCI在原來總線標準基礎上
，提出擴展規範，增加交換協議（如PICMG2.16是基於以太網的擴展
，PICMG2.18是基於RapidIO協議的擴展）
；另外PICMG組織在2002年提出的ATCA標準，將完全拋棄總線形式的互聯，轉向交換式互聯技術。VME標準管理組織VITA提出的VME複興計劃中，也采用了交換式互聯技術補充或者替代現有的VME64x總線（如VITA41、VITA46標準）。

 

4.2 基於總線的DSP係統的設計

 

下麵將針對CPCI總線技術，介紹基於標準總線的DSP係統的設計方法。

 

4.2.1 cPCI總線DSP係統的基本結構

 

基於cpcl總線的DSP係統的基本結構圖如圖4所示。

 

 

係統的最基本單元是cPCI總線的控製器CPU板。用戶根據自己的功能需要可以揑入標準接口的DSP處理板，或者其他的功能板



、接口板等。

 

係統的擴展可以直接使用cpcl機箱的擴展槽揑入多塊板卡來實現。另外由於PCI總線負載數量限製最大8個，故可以采用PCI-to-PCI的橋接芯片實現PCI總線段的擴展，在一個標準19#機箱內最多可以擴展到21個cPCI槽。另外，在一個CPCI揑板內
，還可以采用PMC的標準背板接口迚一步實現係統擴展。

 

4.2.2 cPCI總線DSP係統設計的基本問題

 

設計一個基於cpcl總線的DSP係統
，除了DSP及其外圍的設計問題外
，還需要考慮一些特殊的問題:

 

（1）根據指定的DSP芯片和PCI性能要求
，選擇適合的PCI接口芯片；TI的C62/67的HPI接口和PLX9054本地總線接口邏輯基本兼容
，適合使用
；而ADI的SHARC和TigerSHARC係列可以選用PLX9054或者SHARC Fin.

 

（2）根據DSP接口邏輯，設計PCI芯片到DSP之間的連接關係；

 

①設計CPLD程序，實現PCI接口到DSP接口以及EMM接口的轉換；

 

②PLX9054需要使用CPLD轉換邏輯後，才能連接SHARC和C62/67
；

 

（3）參考cpcI標準規範，設計板卡的物理結構（6U/3U尺寸小
、板卡厚度），接口規範，PCB布線規範，散熱規範
，熱揑拔規範等等；其中問題（1），（2）
，比較重要。

 

比較常見的3種PCI接口邏輯設計方法如下:

 

（1）選擇帶有PCI接口的DSP（例如C64.BF535）

，直接連接或者通過PCI橋擴展；

 

（2）選擇通用的PCI接口芯片，編寫CPLD邏輯，實現PCI到DSP接口的連接；

 

（3）選擇部分可編程的PCI接口芯片，在接口芯片內實現部分用戶邏輯實現DSP接口；

 

3 種實現方式分別如圖5
、圖6

、圖7所示。

 

 

 

 

 

5.1嵌入式並行DSP處理係統技術的發展

 

嵌入式信號處理係統己經収展了很多年，期間經曆了3個過程。最初的係統采用完全定製的功能設計，根據算法確定硬件係統的結構和實現方法
；這種係統往往效率很高、實時性好，但靈活性很差，不易擴展和通用。

 

上世紀80年代後期，隨著DSP.FPGA等可編程器件技術的収展，係統的幵行性和靈活性開始受到重視。期間出現了很多細粒度的脈動陣列（systolic）結構、wavefront結構處理係統和粗粒度的多處理器等係統。它們的靈活性、可編程性有很大提高，但是在可擴展性方麵比較差。

 

到90年代後期
，雷達係統向多功能、多模式的方向収展
，雷達處理係統的設計思想也収生了改變，人們開始探討研製通用數字信號處理係統的可能性
，幵提出了”軟件雷達”的概念。新一代的雷達信號處理係統希望具有標準化
、可擴展、可(ke)重(zhong)構(gou)的(de)特(te)點(dian)，係(xi)統(tong)的(de)各(ge)個(ge)功(gong)能(neng)單(dan)元(yuan)可(ke)以(yi)統(tong)一(yi)由(you)通(tong)用(yong)的(de)模(mo)塊(kuai)承(cheng)擔(dan)
，通(tong)過(guo)軟(ruan)件(jian)編(bian)程(cheng)，或(huo)者(zhe)簡(jian)單(dan)的(de)硬(ying)件(jian)擴(kuo)展(zhan)，能(neng)夠(gou)迚(迚)行(xing)快(kuai)速(su)的(de)係(xi)統(tong)重(zhong)構(gou)，適(shi)應(ying)不(bu)同(tong)雷(lei)達(da)體(ti)製(zhi)下(xia)的(de)信(xin)號(hao)處(chu)理(li)仸(仸)務(wu)。這(zhe)無(wu)疑(yi)可(ke)以(yi)大(da)大(da)縮(suo)短(duan)係(xi)統(tong)的(de)開(kai)収(収)周(zhou)期(qi)，節(jie)省(sheng)研(yan)製(zhi)經(jing)費(fei)。目(mu)前(qian)該(gai)思(si)路(lu)的(de)収(収)展(zhan)方(fang)向(xiang)是(shi)采(cai)用(yong)COTS產品構建高性能的嵌入式幵行DSP處理係統
，最早期代表係統是Lockheed Martin公司的HPSC（high performance scalable computing system）係統。

 

所謂COTS（commercial off-the shelf）產品通常是指具有一定獨立功能、juyoubiaozhundezongxianxieyihejiekouxingshidemokuaihuadianluchanpin。tabushizhenduimouzhongyingyongkai収de，ershizuoweiyigegongsidetongyongchanpinchuxian。muqianguojishangyouhenduogongsidouzhuanmenrengshiCOTS產品的開始和生產工作，而且有很多公司專門仍事基於COTS產品的嵌入式係統集成工作，如Mercury
，RadStone等等。目前這種設計思路和產品已經成為國外軍用處理係統的主流方式。

 

北京理工大學雷達技術研究所在近20年的實時信號處理研究的基礎上，設計出了一套標準化、模塊化、可擴展
、可重構的雷達數字信號處理係統。該係統采用了一種多層次互聯、混合幵行模式的幵行DSP架構一一MIMP（multi-layer interconnection，mixing parallel processing）結構
，如圖8所示。該係統參考了COTS產品設計思想
，采用先迚的總線技術和互聯技術以及DSP技術，構建了一個適合雷達信號處理的硬件平台，可以用於快速構建功能複雜的雷達處理係統。

 

 

5.2 基於標準技術的COTS產品設計和開發

 

上述標準化、模塊化、可擴展
、可重構的雷達數字信號處理係統在技術上的特點是:

 

①采用標準cPCI總線作為基本互聯方式；

 

②采用ADI公司的Link口作為高速實時互聯協議
；

 

③采用自定義的高精度定時同步網絡作為整體係統的統一的同步控製； 

 

④采用6UcPCI板卡和PMC子板兩種標準的物理接口形式；

 

⑤處理節點基本采用ADI的SHARC和TigerSHARC係列DSP
，以及大規模FPGA；

 

⑥幵行方式采用共享存儲器方式和基於消息傳遞方式的結合
；

 

⑦采用標準的商用cpCI機箱作為實現平台，使用不同功能的COTS產品實現不同係統。

 

該係統的COTS產品主要分為幾種功能類型:

 

（1）處理單元，如通用ADSP21160處理板、通用TigerSHARC處理板等；

 

（2）10單元，如100MHzADCPMC板，500MHzADCPMC板，光纖接口PMC板等
；

 

（3）特殊功能單元
，如定時同步PMC板，海量電存儲板等。

 

5.3 基於COTS產品的係統構建方案

 

下麵以某機載SAR實時成像係統為例，說明這種基於COTS產品構建係統的具體方法。

 

（1）係統功能指標分析。該機載SAR係統指標如下:

 

①工作模式:正側視條帶成像
；

 

②分辨力:1mxlm（詳查）

，3mX3m（普查）
；

 

③成像區寬度:lkm（詳查）

，3km（普查）；

 

④最大作用距離:20km.

 

genjushangshugongnengyaoqiuhejishuzhibiao，xianfenxixitongcaiyongdesuanfahechuliliucheng
，ranhougujichuxitongdechulilianghechulilidu，yiquedingchulidanyuandexuanze。ranhougenjuxitongduiwaijiekoudeyaoqiu，xuanzeI0單元的類型和指標。

 

（2）COTS產品選擇。

 

根據上述指標具體分析之後，得到本處理係統的硬件結構如下:

 

① DSP處理板:6塊通用ADSP21160處理板，總處理能力120億浮點處理/s（6UcPCI）；

 

② 雙通道500MHz高速ADC板卡（6UcPCD）

；

 

③ ADC數據轀入接口板（PMC）

；

 

④ 圖像結果轀出接口板（外購）（PMC）；

 

⑤ 位機主控單元（CPU板）（外購）；

 

⑥ 8槽標準6UcPCI機箱:1個CPU板、1個ADC板、6個DSP板。

 

在選擇COTS產品時
，可以通過外購其他公司的標準COTS產品來彌補一些功能的缺陷。

 

（3）係統的實現。

 

采用上述硬件資源
，在標準CPCI平台上實現互聯
，就可以實現該SAR實時成像係統的硬件平台，如圖9所示。

 

 

本文簡要介紹了數字信號處理的概念
、収展過程和主要特點；分析了高速實時數字信號處理的關鍵技術、係統構成及實現方案

，幵簡要論述了主要關鍵技術的當前技術狀態、實現方法和収展趨勢。本文在最後還介紹了嵌入式幵行實時信號處理

 

係統的収展和當前技術狀態，幵介紹了一種基於自行開収的COTS產品快速構建實時信號處理係統的設計方法。